SU1640701A1 - Устройство дл ввода информации в ЭВМ от группы периферийных устройств - Google Patents
Устройство дл ввода информации в ЭВМ от группы периферийных устройств Download PDFInfo
- Publication number
- SU1640701A1 SU1640701A1 SU884455917A SU4455917A SU1640701A1 SU 1640701 A1 SU1640701 A1 SU 1640701A1 SU 884455917 A SU884455917 A SU 884455917A SU 4455917 A SU4455917 A SU 4455917A SU 1640701 A1 SU1640701 A1 SU 1640701A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- information
- decoder
- input
- output
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
Изобретение относитс к вычислительной технике, в частности к устройствам ввода цифровой информации от инициативных периферийных устройств в ЭВМо Целью изобретени вл етс сокращение аппаратурных затрат„ Устройство содержит блок прерывани , два дешифратора, регистр команд и состо ний , мультиплексор, триггер управлени , одновибратор, элемент ИЛИ0 2 ил0
Description
Изобретение относитс к вычислительной технике, в частности к устройствам ввода цифровой информации от инициативных периферийных устройств в ЭВМо
Целью изобретени вл етс сокращение аппаратурных затрат0
На фиг.1 приведена структурна схема устройства; на фиг02 - временна диаграмма работы устройства в режиме прерывани программы
Устройство дл ввода информации в ЭВМ от группы периферийных устройств содержит (фиго) блок 1 прерывани , первый дешифратор 2, регистр 3 команд и состо ний, подключенные к интерфейсу Обща шина микроэвм, элемент ИЛИ 4, одновибратор 5, триггер 6 управлени , второй дешифратор 7, мультиплексор 8, группу периферийных устройств 9 и 100
Устройство функционирует в двух режимах: программного обмена с опросом флага и прерывани программы
В режиме прерывани программы устройство функционирует следующим образом (фигс2)0 Требование прерывани от одного или нескольких инициативных периферийных устройств поступает на вход элемента ИЛИ 4, где преобразуетс в суммарный сигнал требовани , поступающий на вход одновиб- ратора 5 о Одновибратор 5 преобразует его в сигнал требовани длительности, приемлемый дл ввода в микроЭВМ0 В промежутках между поступлени ми сигналов одновибратор 5 выполн ет защитные функции по отношению к выходу элемента ИЛИ 4. Сигнал требовани поступает на входы блока 1 прерывани и регистра 3 команд и состо ний,, Разр д разрешени прерывани регистра 3 команд и состо ний программно устанавливаетс в 1, и согласно прин тому в микроЭВМ типа Электроника протоколу обмена разрешаетс прерывание программыо
(/)
оэ
(от
Блок прерываний вырабатывает адрес вектора прерывани „ Центральный процессор через первый дешифратор 2 выдает на триггер 6 управлени сигнал, разрешающий выработку управл ющего воздействи о Второй дешифратор 7 преобразует позиционный код, несущий информацию о номерах периферийного устройства в безызбыточный код прерывани и выставл ет его на управл ющие входы мультиплексора 80
Если сигнал требовани активен, триггер 6 управлени вырабатывает и выдает на управл ющий вход мульти- плексора 8 сигнал, разрешающий передать код прерывани в канал микроЭВМ Центральный процессор через первый дешифратор 2 сбрасывает триггер 6 управлени и разрешает выдать на вхо мультиплексора сигнал, отключающий управл ющие входы мультиплексора 8 от его выходов и подключающий к нему информационные входьи Дальнейший обмен информацией происходит согласно коду прерывани о На этом режим прерывани заканчиваетсЯо
В режиме программного обмена разр д разрешени прерывани программно установлен в Согласно из- вестному протоколу обмена прерывани не происходит, и устройство работает в режиме с опросом флага При этом центральный процессор программно опрашивает разр д требовани прерыва- ни регистра 3 команд и состо ний0
Если данный разр д оказываетс установленным в 1, что возможно при приходе от одновибратора 5 сигнал требовани , сформированного по приведенному выше принципу, центральный процессор через дешифратор 2 выдает на триггер 6 управлени сигнал, разрешающий выдачу управл ющего воздействи на управл ющий вход мульти- плексора 8 Дальнейшее функционирование устройства аналогично режиму тре бовани программы,,
Кроме того,, возможна работа устройства в режиме вывода информации,
в котором триггер b управлени посто нно выдает мультиплексору 8 сигнал на подключение информационного входа, в результате чего информационна часть устройства функционирует обособленно,,
Claims (1)
- Формула изобретениУстройство дл ввода информации в ЭВМ от группы периферийных устройств, содержащее регистр команд и состо ний , первый дешифратор, блок прерывани , причем группа выходов блока прерывани , информационный вход первого дешифратора, группа информационных входов-выходов регистра команд и состо нии образуют группу входов и выходов устройства дл подключени к общей шине ЭВМ, отлич аю- щ е е с тем, что, с целью сокращени аппаратурных затрат, в устройство введены мультиплексор, второй дешифратор , триггер управлени , одно- вибратор, элемент ИЛИ, причем группа входов элемента ИЛИ и группа информационных входов второго дешифратора образуют группу входов устройства дл подключени соответственно к выходам требовани прерывани и адресным выходам периферийных устройств группы, группа информационных выходов и группа информационных входов мультиплексора образуют группы выходов и входов устройства дл подключени соответственно к общей шине ЭВМ и к информационным выходам периферийных устройств группы,при этом выход элемента ИЛИ соединен с входом запуска одновибратора , выход которого соединен с входом требовани прерывани блок а прерывани , с информационным входом регистра команд # состо ний и с нулевым входом триггера управлени ,син- хровход и выход которого соединены соответственно с выходом первого дешифратора и с разрешающим входом мультиплексора , группа управл ющих входов которого соединена с группой выходов второго дешифратора
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884455917A SU1640701A1 (ru) | 1988-07-06 | 1988-07-06 | Устройство дл ввода информации в ЭВМ от группы периферийных устройств |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884455917A SU1640701A1 (ru) | 1988-07-06 | 1988-07-06 | Устройство дл ввода информации в ЭВМ от группы периферийных устройств |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1640701A1 true SU1640701A1 (ru) | 1991-04-07 |
Family
ID=21387819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884455917A SU1640701A1 (ru) | 1988-07-06 | 1988-07-06 | Устройство дл ввода информации в ЭВМ от группы периферийных устройств |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1640701A1 (ru) |
-
1988
- 1988-07-06 SU SU884455917A patent/SU1640701A1/ru active
Non-Patent Citations (1)
Title |
---|
Устройство параллельного обмена И2 15КС-180-032 (3„858.352 - 01 ТО)„ Авторское свидетельство СССР К1 822166, кл. G 06 У 13/00, 1978, * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6067589A (en) | USB legacy support system | |
US5125080A (en) | Logic support chip for AT-type computer with improved bus architecture | |
KR100352224B1 (ko) | 핀-총수가 적은 버스 상에서의 직접 메모리 억세스 트랜잭션 | |
US6678830B1 (en) | Method and apparatus for an ACPI compliant keyboard sleep key | |
JPH056945B2 (ru) | ||
DE69130703D1 (de) | Chipschnittstellenanordnung | |
JPH04318654A (ja) | マイクロプロセッサへの割り込みのリダイレクションシステム | |
EP0389046A3 (en) | Intelligent input/output processor and data processing system | |
US5459462A (en) | Keyboard controller state machine | |
SU1640701A1 (ru) | Устройство дл ввода информации в ЭВМ от группы периферийных устройств | |
US6070210A (en) | Timing mode selection apparatus for handling both burst mode data and single mode data in a DMA transmission system | |
US4225917A (en) | Error driven interrupt for polled MPU systems | |
EP0779582B1 (en) | Data processor having bus controller | |
JPS60194647A (ja) | デ−タ伝送システム | |
EP0473279B1 (en) | Communication control apparatus for computing systems | |
KR970002412B1 (ko) | 디엠에이(dma)가 가능한 통신코프러세서 보드 | |
SU1190387A1 (ru) | Устройство для обмена информацией' мевду эвм и внешними устройствами | |
JP2734992B2 (ja) | 情報処理装置 | |
KR200191626Y1 (ko) | 범용직렬버스포트인터프리터 | |
Muchmore | Multibus II message passing | |
SU1290285A1 (ru) | Устройство дл управлени энергопотреблением микропроцессорной системы | |
EP1133732A4 (en) | FRACTIONAL COMPUTER ARCHITECTURE | |
KR200156467Y1 (ko) | 리모콘과 마우스를 접속시키기 위한 접속장치를갖는 컴퓨터 | |
RU7521U1 (ru) | Устройство для управления прерыванием программ | |
SU1649559A1 (ru) | Устройство дл сопр жени двух ЭВМ |