SU1640701A1 - Data input device into computer from peripheral group - Google Patents

Data input device into computer from peripheral group Download PDF

Info

Publication number
SU1640701A1
SU1640701A1 SU884455917A SU4455917A SU1640701A1 SU 1640701 A1 SU1640701 A1 SU 1640701A1 SU 884455917 A SU884455917 A SU 884455917A SU 4455917 A SU4455917 A SU 4455917A SU 1640701 A1 SU1640701 A1 SU 1640701A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
information
decoder
input
output
Prior art date
Application number
SU884455917A
Other languages
Russian (ru)
Inventor
Анатолий Анатольевич Зори
Ростислав Васильевич Лагущ
Сергей Валерьевич Мащенко
Николай Александрович Ярошенко
Original Assignee
Донецкий политехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Донецкий политехнический институт filed Critical Донецкий политехнический институт
Priority to SU884455917A priority Critical patent/SU1640701A1/en
Application granted granted Critical
Publication of SU1640701A1 publication Critical patent/SU1640701A1/en

Links

Landscapes

  • Bus Control (AREA)

Abstract

Изобретение относитс  к вычислительной технике, в частности к устройствам ввода цифровой информации от инициативных периферийных устройств в ЭВМо Целью изобретени   вл етс  сокращение аппаратурных затрат„ Устройство содержит блок прерывани , два дешифратора, регистр команд и состо ний , мультиплексор, триггер управлени , одновибратор, элемент ИЛИ0 2 ил0The invention relates to computing, in particular, to digital input devices from initiative peripheral devices in an electronic computer. The purpose of the invention is to reduce hardware costs. The device includes an interrupt unit, two decoders, a register of commands and states, a multiplexer, a control trigger, a single vibrator, and an OR0 element. 2 or 0

Description

Изобретение относитс  к вычислительной технике, в частности к устройствам ввода цифровой информации от инициативных периферийных устройств в ЭВМоThe invention relates to computing, in particular, to devices for inputting digital information from initiative peripheral devices in a computer.

Целью изобретени   вл етс  сокращение аппаратурных затрат0The aim of the invention is to reduce hardware costs.

На фиг.1 приведена структурна  схема устройства; на фиг02 - временна  диаграмма работы устройства в режиме прерывани  программыFigure 1 shows the block diagram of the device; FIG. 02 is a time diagram of the operation of the device in the program interruption mode.

Устройство дл  ввода информации в ЭВМ от группы периферийных устройств содержит (фиго) блок 1 прерывани , первый дешифратор 2, регистр 3 команд и состо ний, подключенные к интерфейсу Обща  шина микроэвм, элемент ИЛИ 4, одновибратор 5, триггер 6 управлени , второй дешифратор 7, мультиплексор 8, группу периферийных устройств 9 и 100A device for entering information into a computer from a group of peripheral devices contains (figo) interrupt unit 1, first decoder 2, register of 3 commands and states connected to the interface of the common microcomputer, element OR 4, one-shot 5, control trigger 6, second decoder 7 , multiplexer 8, a group of peripheral devices 9 and 100

Устройство функционирует в двух режимах: программного обмена с опросом флага и прерывани  программыThe device operates in two modes: program exchange with flag polling and program interruption

В режиме прерывани  программы устройство функционирует следующим образом (фигс2)0 Требование прерывани  от одного или нескольких инициативных периферийных устройств поступает на вход элемента ИЛИ 4, где преобразуетс  в суммарный сигнал требовани  , поступающий на вход одновиб- ратора 5 о Одновибратор 5 преобразует его в сигнал требовани  длительности, приемлемый дл  ввода в микроЭВМ0 В промежутках между поступлени ми сигналов одновибратор 5 выполн ет защитные функции по отношению к выходу элемента ИЛИ 4. Сигнал требовани  поступает на входы блока 1 прерывани  и регистра 3 команд и состо ний,, Разр д разрешени  прерывани  регистра 3 команд и состо ний программно устанавливаетс  в 1, и согласно прин тому в микроЭВМ типа Электроника протоколу обмена разрешаетс  прерывание программыоIn the program interrupt mode, the device operates as follows (figs2) 0 The interrupt request from one or several initiative peripheral devices is fed to the input of the OR 4 element, where it is converted into a total demand signal received at the input of the one-oscillator 5 o The single-oscillator 5 converts it into a demand signal duration, acceptable for input into microcomputer. In the intervals between the arrivals of signals, the one-shot 5 performs protective functions with respect to the output of the element OR 4. The demand signal is received unit 1 inputs the interrupt instruction and the register 3 and conditions ,, Discharge interrupt enable register 3 commands and conditions programmatically set to 1, and in accordance with the received type microcomputer Electronics exchange protocol is allowed to interrupt Programs,

(/)(/)

оэoh

(от(from

Блок прерываний вырабатывает адрес вектора прерывани „ Центральный процессор через первый дешифратор 2 выдает на триггер 6 управлени  сигнал, разрешающий выработку управл ющего воздействи о Второй дешифратор 7 преобразует позиционный код, несущий информацию о номерах периферийного устройства в безызбыточный код прерывани  и выставл ет его на управл ющие входы мультиплексора 80The interrupt unit generates the address of the interrupt vector. The central processor, via the first decoder 2, issues a control trigger 6 that allows the generation of a control action. The second decoder 7 converts the positional code carrying the information about the peripheral device numbers to a non-redundant interrupt code and sets it to the control ones multiplexer 80 inputs

Если сигнал требовани  активен, триггер 6 управлени  вырабатывает и выдает на управл ющий вход мульти- плексора 8 сигнал, разрешающий передать код прерывани  в канал микроЭВМ Центральный процессор через первый дешифратор 2 сбрасывает триггер 6 управлени  и разрешает выдать на вхо мультиплексора сигнал, отключающий управл ющие входы мультиплексора 8 от его выходов и подключающий к нему информационные входьи Дальнейший обмен информацией происходит согласно коду прерывани о На этом режим прерывани  заканчиваетсЯоIf the demand signal is active, the control trigger 6 generates and outputs to the control input of multiplexer 8 a signal allowing the interrupt code to be transmitted to the microcomputer channel. The central processor, through the first decoder 2, resets the control trigger 6 and enables the output of the control inputs to be output to the multiplexer. multiplexer 8 from its outputs and information inputs connecting to it. Further information exchange takes place according to the interrupt code. This completes the interrupt mode.

В режиме программного обмена разр д разрешени  прерывани  программно установлен в Согласно из- вестному протоколу обмена прерывани  не происходит, и устройство работает в режиме с опросом флага При этом центральный процессор программно опрашивает разр д требовани  прерыва- ни  регистра 3 команд и состо ний0In the program exchange mode, the interrupt enable bit is set to software. According to the well-known exchange protocol, the interrupt does not occur, and the device operates in the flag interrogation mode. At the same time, the central processor polls the discharge request of the register of the 3 commands and the state

Если данный разр д оказываетс  установленным в 1, что возможно при приходе от одновибратора 5 сигнал требовани , сформированного по приведенному выше принципу, центральный процессор через дешифратор 2 выдает на триггер 6 управлени  сигнал, разрешающий выдачу управл ющего воздействи  на управл ющий вход мульти- плексора 8 Дальнейшее функционирование устройства аналогично режиму тре бовани  программы,,If this bit is set to 1, which is possible when it arrives from the one-shot 5, the demand signal generated according to the above principle, the central processor, via the decoder 2, outputs a control trigger to the control signal 6 that allows the output of the control input to the control multiplexer 8 Further operation of the device is similar to the mode of the program requirement,

Кроме того,, возможна работа устройства в режиме вывода информации, In addition, the device can operate in the mode of information output,

в котором триггер b управлени  посто нно выдает мультиплексору 8 сигнал на подключение информационного входа, в результате чего информационна  часть устройства функционирует обособленно,,wherein the control trigger b continuously outputs to the multiplexer 8 a signal for connecting the information input, as a result of which the information part of the device functions separately,

Claims (1)

Формула изобретени Invention Formula Устройство дл  ввода информации в ЭВМ от группы периферийных устройств, содержащее регистр команд и состо ний , первый дешифратор, блок прерывани , причем группа выходов блока прерывани , информационный вход первого дешифратора, группа информационных входов-выходов регистра команд и состо нии образуют группу входов и выходов устройства дл  подключени  к общей шине ЭВМ, отлич аю- щ е е с   тем, что, с целью сокращени  аппаратурных затрат, в устройство введены мультиплексор, второй дешифратор , триггер управлени , одно- вибратор, элемент ИЛИ, причем группа входов элемента ИЛИ и группа информационных входов второго дешифратора образуют группу входов устройства дл  подключени  соответственно к выходам требовани  прерывани  и адресным выходам периферийных устройств группы, группа информационных выходов и группа информационных входов мультиплексора образуют группы выходов и входов устройства дл  подключени  соответственно к общей шине ЭВМ и к информационным выходам периферийных устройств группы,при этом выход элемента ИЛИ соединен с входом запуска одновибратора , выход которого соединен с входом требовани  прерывани  блок а прерывани , с информационным входом регистра команд # состо ний и с нулевым входом триггера управлени ,син- хровход и выход которого соединены соответственно с выходом первого дешифратора и с разрешающим входом мультиплексора , группа управл ющих входов которого соединена с группой выходов второго дешифратораA device for entering information into a computer from a group of peripheral devices, containing a command and status register, a first decoder, an interrupt unit, the output group of the interrupt unit, the information input of the first decoder, the group of information inputs / outputs of the command register and the state form an input and output group devices for connecting to a common computer bus, are different because, in order to reduce hardware costs, a multiplexer, a second decoder, a control trigger, a single vibrator, an IL element are introduced into the device And, the group of inputs of the OR element and the group of information inputs of the second decoder form a group of device inputs for connecting respectively to the interrupt demand outputs and address outputs of the peripheral devices of the group, a group of information outputs and a group of information inputs of the multiplexer to connect the device to the common the computer bus and to the information outputs of the peripheral devices of the group, with the output of the OR element connected to the launch input of the one-shot, The output of which is connected to the demand input of the interrupt unit, to the information input of the state command command and to the control trigger zero input, the sync input and output of which are connected respectively to the output of the first decoder, and the group of control inputs of which are connected with a group of outputs of the second decoder
SU884455917A 1988-07-06 1988-07-06 Data input device into computer from peripheral group SU1640701A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884455917A SU1640701A1 (en) 1988-07-06 1988-07-06 Data input device into computer from peripheral group

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884455917A SU1640701A1 (en) 1988-07-06 1988-07-06 Data input device into computer from peripheral group

Publications (1)

Publication Number Publication Date
SU1640701A1 true SU1640701A1 (en) 1991-04-07

Family

ID=21387819

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884455917A SU1640701A1 (en) 1988-07-06 1988-07-06 Data input device into computer from peripheral group

Country Status (1)

Country Link
SU (1) SU1640701A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Устройство параллельного обмена И2 15КС-180-032 (3„858.352 - 01 ТО)„ Авторское свидетельство СССР К1 822166, кл. G 06 У 13/00, 1978, *

Similar Documents

Publication Publication Date Title
US5125080A (en) Logic support chip for AT-type computer with improved bus architecture
KR100352224B1 (en) Direct memory access(dma) transactions on a low pin count bus
US6678830B1 (en) Method and apparatus for an ACPI compliant keyboard sleep key
JPH056945B2 (en)
ATE175285T1 (en) CHIP INTERFACE ARRANGEMENT
JPH04318654A (en) Redirection system for interruption to microprocessor
EP0389046A3 (en) Intelligent input/output processor and data processing system
US5459462A (en) Keyboard controller state machine
SU1640701A1 (en) Data input device into computer from peripheral group
US6070210A (en) Timing mode selection apparatus for handling both burst mode data and single mode data in a DMA transmission system
US4225917A (en) Error driven interrupt for polled MPU systems
EP0779582B1 (en) Data processor having bus controller
JPS60194647A (en) Data transmission system
KR970002412B1 (en) Communication coprocessor board capable of using dma
SU1190387A1 (en) Device for exchanging data between computer and peripherals
JP2734992B2 (en) Information processing device
KR200191626Y1 (en) Usb port interpreter
Muchmore Multibus II message passing
JP2667285B2 (en) Interrupt control device
SU1290285A1 (en) Device for controlling power consumption of microprocessor system
EP1133732A4 (en) Split computer architecture
KR200156467Y1 (en) A computer with connector device to connect a remocon and a mouse
RU7521U1 (en) DEVICE FOR CONTROL OF INTERRUPTION OF PROGRAMS
SU1649559A1 (en) Interface for two computers
SU1278866A1 (en) Interface for linking electronic computer with group of peripheral units