SU1626353A2 - Pulse former - Google Patents
Pulse former Download PDFInfo
- Publication number
- SU1626353A2 SU1626353A2 SU894651351A SU4651351A SU1626353A2 SU 1626353 A2 SU1626353 A2 SU 1626353A2 SU 894651351 A SU894651351 A SU 894651351A SU 4651351 A SU4651351 A SU 4651351A SU 1626353 A2 SU1626353 A2 SU 1626353A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- bus
- output
- inputs
- pulse
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к устройствам автоматики и вычислительной техники. Цель изобретени - повышение помехоустойчивости при одновременном повышении точности формировани длительности выходных импульсов - достигаетс введением коммутатора 8, инвертора 6, элемента ИЛИ 7, элемент И 9. В устройстве имеютс счетчик 1 импульсов, блок 2 сравнени чисел , одновибратор 4. О-триггер 3, шина 10 тактовых импульсов, входна шина 11, выходна шина 12. 1 ил.The invention relates to automation and computing devices. The purpose of the invention is to improve the noise immunity while at the same time increasing the accuracy of forming the duration of the output pulses - is achieved by inserting the switch 8, inverter 6, element OR 7, element 9. bus 10 clock pulses, input bus 11, output bus 12. 1 Il.
Description
сь ю а со елwoo you
GJGj
юYu
Изобретение относитс к импульсной технике, может быть использовано в устройствах обработки импульсных сигналов и вл етс усовершенствованием изобретени по авт. св. № 1319264.The invention relates to a pulse technique, can be used in devices for processing pulse signals and is an improvement of the invention according to the authors. St. No. 1319264.
Цель изобретени - повышение помехоустойчивости при одновременном повышении точности формировани длительности выходных импульсов,The purpose of the invention is to improve the noise immunity while at the same time increasing the accuracy of forming the duration of the output pulses,
На чертеже приведена электрическа функциональна схема устройства.The drawing shows an electrical functional circuit diagram of the device.
Формирователь импульсов содержит счетчик 1 импульсов, блок 2 сравнени чисел , D-триггер З, одновибратор 4, дешифратор 5, инвертор б, элемент ИЛИ 7, коммутатор 8. элемент И 9, первый сход которого соединен с шиной 10 тактовых импульсов , выход - со счетным входом счетчика 1 импульсов, второй вход - с выходом дешифратора 5, группа входов которого соединена поразр дно с выходами счетчика 1 импульсов и с первой группой входов блока 2 сравнени чисел, вход управлени счетом счетчика 1 импульсов соединен с выходом элемента ИЛИ 7, первый вход которого соединен с входной шиной 11 и с ОБХОДОМ D-триггера З, второй вход через одновибратор 4 - с установочным входом счетчика 1 импульсов, через инвертор - с. последним входом дешифратора 5 и непосредственно с пр мым выходом D-триггера З, с выходной шиной 12, и с управл ющим входом коммутатора 8, перва группа входов которого соединена с первой кодовой шикой 13, втора группа входов - с второй кодовой шиной 14,выходы - с второй группой входов блока 2 сравнени чисел, выход которого соединен с R-входом D-триггара, D-вход которого соединен с шиной логической единицы.The pulse shaper contains a pulse counter 1, a number comparison unit 2, a D-flip-flop 3, a one-shot 4, a decoder 5, an inverter b, an OR element 7, a switch 8. And 9, the first de-coupling of which is connected to the bus 10 clock pulses, output the counter input of pulse counter 1, the second input with the output of the decoder 5, a group of inputs of which is connected in series with the outputs of the pulse counter 1 and with the first group of inputs of the number comparison unit 2, the count control input of the pulse counter 1 is connected to the output of the element OR 7, the first input whose connection with the input bus 11 and with the D-Trigger BYPASS G, the second input through the one-shot 4 - with the setting input of the counter 1 pulses, through the inverter - c. the last input of the decoder 5 and directly with the direct output of the D-flip-flop 3, with the output bus 12, and with the control input of the switch 8, the first group of inputs of which is connected to the first code box 13, the second group of inputs to the second code bus 14, outputs - with the second group of inputs of block 2 of the number comparison, the output of which is connected to the R-input of the D-flip-flop, the D-input of which is connected to the bus of the logical unit.
Формирователь работает следующим образом.The shaper works as follows.
В исходном состо нии триггер 3 и счетчик 1 импульсов наход тс в нулевых состо- ни х. В этом случае на выходе дешифратора 5, настроенного на нулевоь состо ние счетчика 1, присутствует уровень логического нул , который закрывает элемент 9, т.е. тактовые импульсы, поступающие на вход 10, не проход т на счетный вход счетчика 1. Элемент ИЛИ 7 открыт, т.е. входные импульсы с шины 11 поступают на управл ющий вход счетчика 1.In the initial state, the trigger 3 and the pulse counter 1 are in zero states. In this case, at the output of the decoder 5, which is set to the zero state of counter 1, there is a logical zero level, which closes element 9, i.e. clock pulses arriving at input 10 do not pass to the counting input of counter 1. Element OR 7 is open, i.e. the input pulses from the bus 11 are fed to the control input of the counter 1.
После прихода на шину 11 импульса триггер 3 по переднему фронту устанавливаетс в единичное состо ние, фиксиру на управл ющем входе счетчика 1 уровень логической единицы. При этом через инвертор 6 дешифратор 5 закрываетс и отпираетс After the pulse 3 arrives on the bus 11, the trigger 3 is set to one state at the leading edge, fixing the level of a logical unit at the control input of the counter 1. In this case, through the inverter 6, the decoder 5 is closed and unlocked
элемент 9, а коммутатор 8 устанавливает на втором входе блока 2 код числа BL присутствующего на шине 13 и определ ющего длительность формируемого импульса. Одновибратор 4 вырабатывает короткий им- пу ьс, обнул ющий счетчик 2.element 9, and switch 8 sets at the second input of block 2 a code of the number BL present on bus 13 and determining the duration of the generated pulse. A single vibrator 4 generates a short impulse that resets counter 2.
Так как на управл ющем входе счетчика 1 присутствует уровень логической единицы , то счетчик 1 начинает суммировать так0 товые импульсы, поступающие на шину 10. После превышени числа А, записанного в счетчик 2, над числом В i, код которого присутствует на шине 13, на выходе блока 2 формируетс уровень логической единицы,Since at the control input of counter 1 there is a logical unit level, then counter 1 begins to sum up the similar impulses sent to bus 10. After the number A recorded in counter 2 is exceeded over the number B i, whose code is present on bus 13, the output of block 2 forms the level of the logical unit,
5 обнул ющий триггер 3 и удерживающий его в этом состо нии до момента выключени блока 2. Таким образом на шине 12 формировател образуетс импупьс, длительность которого задаетс числом В-|.5, the nulling trigger 3 and holding it in this state until the block 2 is turned off. Thus, on the driver bus 12, an impulse is formed, the duration of which is defined by the number B- |.
0После окончани входного импульса (н0After the end of the input pulse (n
шине И) на управл ющем входе счетчика t по вл етс уровень логического нул , счетчик 1 начинает работать в режиме вычитани . Коммутатор 8 после формировани bus I) on the control input of the counter t a logic zero level appears, counter 1 starts operating in the subtraction mode. Switch 8 after shaping
5 выходного импульса подает на второй вход блока 2 код числа За В i, поступающий на шину 14. После установки неравенства А Bi триггер 3 выходит из режима удержани в нулевом состо нии и переходит в ре0 жим ожидани входного импульса. Счетчик 1 продолжает работать в режиме вычитани до момента, когда открытый дешифратор 5 закрывает элемент 9. После этого формирователь приходит в исходное состо ние и5 of the output pulse sends to the second input of block 2 a code for the number B i entering the bus 14. After setting the inequality A Bi, trigger 3 leaves the hold mode in the zero state and goes into standby mode for the input pulse. Counter 1 continues to operate in the subtraction mode until the open decoder 5 closes element 9. After that, the shaper comes to its initial state and
5 процесс повтор етс .5, the process is repeated.
Таким образом, длительность формируемого импульса на выходной шине устройства определ етс только числом Вт и частотой тактовых импульсов на шине 10 иThus, the duration of the generated pulse on the output bus of the device is determined only by the number of watts and the frequency of the clock pulses on the bus 10 and
0 не зависит от уровн , частоты и длительности импульсных помех на шине 11, что повышает точность формировани длительности импульсов. Кроме того, исключена возможность переполнени счетчи5 ка 1 в режиме вычитани , что повышает помехоустойчивость формировател в режиме ожидани . Выбором числа В2 достигаетс необходима длительность временного интервала, во врем которого0 does not depend on the level, frequency and duration of the impulse noise on the bus 11, which improves the accuracy of shaping the duration of the pulses. In addition, the possibility of overflow of the meter 1 in the subtraction mode is eliminated, which increases the noise immunity of the driver in the idle mode. By choosing the number B2, the required duration of the time interval is reached, during which
0 формирователь реагирует на входные помехи . Независимость чисел Вт и В2 вл етс источником повышени помехоустойчивости формировател при больших длительност х формируемых импульсов. Например,0 shaper responds to input noise. The independence of the numbers W and B2 is a source of increasing the noise immunity of the driver with large durations of the generated pulses. For example,
5 при входных импульсах со скважностью, равной 2, и необходимости формировани импульсов со скважностью, равной 4, дл объема счетчика 1, равного 16, выигрыш в длительности помехозащищенного интервала составл ет 6-7 раз5 with input pulses with a duty cycle equal to 2, and the need to form pulses with a duty cycle of 4, for the volume of counter 1 equal to 16, the gain in the duration of the noise-reducing interval is 6-7 times
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894651351A SU1626353A2 (en) | 1989-02-14 | 1989-02-14 | Pulse former |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894651351A SU1626353A2 (en) | 1989-02-14 | 1989-02-14 | Pulse former |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1319264A Addition SU278402A1 (en) | FOLDING BOX |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1626353A2 true SU1626353A2 (en) | 1991-02-07 |
Family
ID=21429128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894651351A SU1626353A2 (en) | 1989-02-14 | 1989-02-14 | Pulse former |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1626353A2 (en) |
-
1989
- 1989-02-14 SU SU894651351A patent/SU1626353A2/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1319264, кл. Н 03 К 5/153. 03.01.86. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW367613B (en) | Semiconductor integrated circuit device | |
SU1626353A2 (en) | Pulse former | |
KR100209715B1 (en) | Interrupt generating circuit | |
SU455468A1 (en) | Pulse shaper on the leading and trailing edge of the input pulse | |
SU1661979A1 (en) | Device for separating the first and the letter pulses in packet | |
SU1569976A1 (en) | Frequency divider by three | |
SU1631509A1 (en) | Multicycle recirculating time-to-number converter | |
RU2071168C1 (en) | Device for shaping pulse commands | |
SU1758844A1 (en) | Former of pulse sequence | |
SU1112543A1 (en) | Device for delaying pulses | |
SU1649577A1 (en) | Multichannel pulse counter | |
SU1652986A1 (en) | Token selector in pattern recognition | |
SU1195437A1 (en) | Device for selecting first and last pulses in pulse burst | |
SU1492461A1 (en) | Converter of pulse train to rectangular pulse | |
SU1358089A1 (en) | Coincidence device | |
SU1746533A1 (en) | Time interval to digital code converter | |
SU1451841A1 (en) | Device for subtracting and extracting pulses | |
SU1647864A1 (en) | Single pulse driver | |
SU455494A1 (en) | Counter with 2 + 1 counting ratio | |
SU1411950A1 (en) | Pulse shaper | |
SU1193658A1 (en) | Device for comparing binary numbers | |
SU546094A1 (en) | Pulse shaper | |
SU1018216A1 (en) | Single pulse shaper | |
RU1803969C (en) | Device for selecting pulses from pulse train | |
SU1381695A1 (en) | Single-pulse former |