SU1624330A1

SU1624330A1 - Устройство дл измерени скольжени

Info

Publication number: SU1624330A1
Application number: SU884494439A
Authority: SU
Inventors: Владимир Александрович Поджаренко; Анатолий Ярославович Кулик
Original assignee: Винницкий политехнический институт
Priority date: 1988-10-17
Filing date: 1988-10-17
Publication date: 1991-01-30

Abstract

Изобретение относитс к измерительной технике и может найти применение в научно-исследовательских и заводских лаборатори х дл регистрации значений скольжени асинхронных двигателей в процессе разбега Целью изобретени вл етс повышение точности. Регистраци значений осуществл етс таким образом, что значени скорости вращени ротора объекта контрол записываютс в блок 21 внешней пам ти в режиме пр мого доступа, а значени частоты сети - в блок 25 оперативной пам ти в режиме программного опроса информативного сигнала. Управление работой устройства и обработки зарегистрированных значений осуществл ет блок 23 обработки В устройстве увеличена разр дность счетчиков 7 и 11 канала измерени скорости вращени и соответствующей шины данных 1 ил

Description

Изобретение относится к измерительной технике и может найти применение в научно-исследовательских и заводских лабораториях для регистрации значений скольжения в процессе разбега. 5?

Целью изобретения является повышение точности измерения.

На чертеже приведена структурная схема устройства.

Устройство для измерения скольжения 10 содержит формирователь 1 частоты сети, счетный триггер 2, генератор 3 импульсов, датчик 4 скорости вращения, счетный триггер 5, схему И 6, счетчик 7, шинные формирователи 8 и 9, схему И 10, счетчик 11, 15 шинные формирователи 12 и 13, RS-триггеры 14 -17, контроллер 18 прямого доступа к памяти, параллельный интерфейс 19, программируемый таймер 20, блок 21 внешней памяти, а также системную шину 22, входя- 20 щую в состав блока 23 обработки, в который входят также центральный процессор 24, блок 25 оперативной памяти и блок 26 отображения информации.

Устройство для измерения скольжения 25 работает следующим образом.

При подаче напряжения питания на устройство центральный процессор 24 в соответствии с программой инициализации осуществляет программирование внешних 30 блоков таким образом, что контроллер прямого доступа к памяти работает в режиме равного приоритета входов, границы областей памяти устанавливаются максимально возможными (по 16 кбайт в каждой области). 35 Параллельный интерфейс 19 программируется таким образом, что канал А работает в режиме вывода, а канал В в режиме ввода. Счетчики СТО, СТ1 программируемого таймера 20 настраиваются на режим прерыва- 40 ния терминального счета, счетчик СТ2 программируемого таймера 20 и канал С параллельного интерфейса в работе не участвуют. При включении в сеть объекта контроля через нулевой разряд канала А 45 параллельного интерфейса 19 устанавливается уровень 1 на входе Разрешение прямого доступа контроллера 18. Начинается процесс регистрации значений.

Первый импульс, поступивший на такто- 50 вый вход С триггера 5, переведет его в состояние, противоположное исходному, например из 0 в 1. Через схему И 6 на вход счетчика 7 будут поступать импульсы с выхода генератора 3 в течение времени, оп- 55 ределяемого периодом информативного сигнала.

Второй импульс, поступивший на вход триггера 5, переведет его в состояние 0. Импульсы с выхода генератора 3 через схе му И 10 будут поступать на выход счетчика

11. Счетчик 7 прекращает работу и в нем окажется зафиксированным число м _ 1р1 _ 60 ^Np1~ ъ “'φΓΓζ · То ' где Т_Р1 - первое значение периода вращения ротора объекта контроля;

То ~ период импульсов генератора 3;

п_Р1 - первое значение скорости вращения ротора объекта контроля;

Ζ - разрешающая способность датчика скорости вращения.

Перепад напряжения на входе 30 контроллера 18 прямого доступа к памяти вызовет запрос. Одновременно с этим RS-триггер 14 будет переведен в состояние 0. Шинный формирователь 8 выйдет из третьего состояния и на шине данных контроллера 18 будет установлен старший байт информации, зафиксированный счетчиком. Об окончании процесса записи будет свидетельствовать уровень 1” на выходе Подтверждение прямого доступа (ПО). По этому сигналу триггер 14 перейдет в состояние 1, шинный формирователь 8 - в третье состояние, информация с шины данных будет снята, триггер 15 перейдет в нулевое состояние, шинный формирователь 9 выйдет из третьего состояния и на шине данных контроллера 18 будет установлен младший байт информации, зафиксированной счетчиком 7. Одновременно по входу 31 контроллера будет вызван запрос прямого доступа к памяти. Об окончании записи информации в блок 21 памяти будет свидетельствовать уровень ”1 на выходе ПТ контроллера 18. Это говорит о том, что все число Ν_ρι записано в блок 21 памяти. По этому сигналу триггер 15 перейдет в состояние 1, шинный формирователь 9 - в третье” состояние, информация с шины данных контроллера 18 прямого доступа к памяти будет снята, счетчик 7 будет обнулен и подготовлен к новому циклу записи.

Третий импульс, поступивший на вход С триггера 5, снова переведет его в состояние 1. При этом начнет работать счетчик 7, а в счетчике 11 окажется зафиксированным число

N_P2 = =----то—γ- , ^р То п_р2 · Ζ Т_о где Т_Р2 - второе значение периода вращения ротора объекта контроля;

п_Р2 - второе значение скорости вращения ротора объекта контроля.

Уровень 1 на входе 32 контроллера 18 прямого доступа вызовет запрос по второму входу. Одновременно триггер 16 перейдет в состояние 0, шинный формирователь 12 выйдет из третьего состояния и на шине данных контроллера 18 будет установлен старший байт числа N_P2. Уровень 1 на выходе Подтверждение прямого доступа (П2) будет свидетельствовать об окончании про- ! цесса записи информации в блок 21 памяти. Этот сигнал переведет триггер 16 в состояние 1, шинный формирователь 12 перейдет в третье состояние, информация с шины данных контроллера будет снята, 1 триггер 17 перейдет в нулевое состояние, шинный формирователь 13 выйдет из третьего состояния и на шине данных контроллера 18 будет установлен младший байт числа Np2. Одновременно будет вызван за- 1 прос записи информации по входу 33 контроллера 18. Уровень 1 на выходе ПЗ контроллера 18, свидетельствующий об окончании процесса записи, переведет триггер 17 в состояние 1. шинный форми- 2 рователь перейдет в третье состояние и информация с шины данных контроллера будет снята. Этим же сигналом счетчик 11 будет обнулен и подготовлен к новому циклу работы.

Первый импульс, поступивший на тактовый вход С триггера г^ереведет его в состояние, противоположное исходному, например в состояние 1. На разрешающем входе Р первого счетчика СТ1 программируемого таймера 20 будет установлен уровень 1 и этот счетчик начнет регистрировать импульсы генератора в течение времени, определяемого периодом сети.

Второй импульс, поступивший на тактовый вход С триггера 2, переведет его в состояние 0. Начнет работать счетчик СТО программируемого таймера 20, а в счетчике СТ1 будет зафиксировано число

Nd = ½¹ >

о где Tci - период первого импульса сети.

Центральный процессор 24 ведет постоянный опрос уровня сигнала, установленного на разрешающем входе Р нулевого счетчика СТО программируемого таймера 20 и на входе нулевого разряда канала В параллельного интерфейса 19. Как только на входе будет установлен уровень 1. центральный процессор 24 переписывает в блок 50 25 памяти блока 23 обработки значение Nd. зарегистрированное счетчиком СТ1 программируемого таймера 20 и, перезагрузив счетчик, возвращается к опросу сигнала.

Третий импульс, поступивший на такто- 55 вый вход С триггера 2, переведет его в состояние 1”. Начинает работать счетчик СТ1, а в счетчике СТО окажется зафиксированным число м ^ТгNci - .

¹ о где Т_С2 - второе значение периода сети.

Как только на входе нулевого разряда > канала В параллельного интерфейса 19 будет установлен уровень 0”, центральный процессор 24 перепишет число N_C2, зарегистрированное счетчиком СТО программируемого таймера 20, в память блока 0 обработки^ после чего, перезагрузив счетчик. вернется к опросу сигналов.

Процесс регистрации значений продолжается до тех пор, пока вся внешняя память блока 21 не будет заполнена. После этого 5 контроллер 18 прямого доступа отключается и на выходе Захват шины устанавливается уровень 0. Центральный процессор 24, с каждым циклом записи в память блока 23 проводящий опрос этого сигнала, при 0 действительном значении прекращает запись значений периода сети и приступает к обработке результатов по формуле

S = 100% = (1 - ^ ) 100% = ⁼ >·^100% ' ^,00%2Q где N_Cj - j-e значение, характеризующее период сети;

Npi - i-e значение, характеризующее период вращения ротора;

Z<p- разрешающая способность форми25 рователя 1;

разрешающая способность датчика 4 скорости.

Значения Ν_ρι берутся последовательно, причем нескольким значениям Ν_ρι соответ₄q ствует одно значение N_Cj. Последовательность выборки значений должна выполняться в соответствии с условием

Στ_Ρι < Td i = 1 k

Σ Tpi < Tc2 И т.д.

t, «η + 1

Значения, зарегистрированные и обработанные, выводятся на блок 26 отображения информации в виде таблиц, графиков, отдельных значений по желанию оператора.

Claims

Формула изобретения

Устройство для измерения скольжения, содержащее датчик скорости вращения, формирователь частоты сети, два счетных триггера, два счетчика, генератор импульсов, две схемы И, четыре шинных формирователя, четыре RS-триггера, контроллер

Ί прямого доступа к памяти и блок обработки, состоящий из центрального процессора, блока оперативной памяти, блока отображения информации и соединяющей их системной шины, при этом выход датчика скорости вращения соединен с входом первого счетного триггера, прямой и инверсный выходы которого соединены с первыми входами первой и второй схем И соответственно, вторые входы которых соединены с выходом генератора импульсов, а выходы со счетными входами первого и второго счетчиков соответственно, выходы которых соединены с входами первого и второго шинных формирователей соответственно, выходы всех шинных формирователей соединены шиной данных с входом контроллера прямого доступа к памяти, соединенного с системной шиной блока обработки, при этом разрешающие входы первого, второго, третьего и четвертого шинных формирователей соединены с выходами первого, второго, третьего и четвертого RS-триггеров соответственно, входы сброса третьего и четвертого RS-триггеров соединены с первым и вторым выходами подтверждения контроллера прямого доступа к памяти соответственно, при этом выход формирователя частоты сети соединен с входом второго счетного триггера, отличающееся тем, что, с целью повышения точности, в него введены блок внешней памяти, параллельный интерфейс и программируемый таймер, при этом инверсный и прямой выходы первого счетного триггера соединены со ответственно с входами сброса первого и второго RS-триггеров и с первым й вторым входами запроса контроллера прямого доступа к памяти, третий и четвертый входы запроса которого соединены с его первым и вторым выходами подтверждения соответственно, а третий и четвертый выходы подтверждения соединены соответственно с входами установки третьего и четвертого RS-триггеров и входами сброса первого и второго счетчиков, вторые выходы которых соединены с входами третьего и четвертого шинных формирователей соответственно, при этом входы установки первого и второго RS-триггеров соединены соответственно с входами сброса третьего и четвертого RSтриггеров, блок внешней памяти соединен первой шиной с системной шиной блока обработки, а второй шиной - с контроллером прямого доступа к памяти, вход разрешения которого соединен с выходом параллельного интерфейса, первый вход которого соединен с выходом захвата контроллера прямого доступа к памяти, а второй вход соединен с инверсным выходом второго счетного триггера и с первым разрешающим входом программируемого таймера, второй разрешающий вход которого соединен с прямым выходом второго счетного триггера, причем первый и второй счетные входы программируемого таймера соединены с выходом генератора импульсов, а параллельный интерфейс и программируемый таймер соединены с системной шиной блока обработки.