SU1615709A1 - Device for computing ratio arctangent function - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и предназначено дл  вычислени  функции ϕ=ARCTG (Y/X) в быстродействующих цифровых специализированных вычислительных устройствах и системах. Целью изобретени   вл етс  повышение быстродействи  за счет работы с фиксированной точкой и повышение точности за счет аппроксимации коэффициентами параболической аппроксимации. Устройство содержит входы 1 первого и 2 второго операндов, тактовый вход 3, первый 4, второй 5 входные регистры, первый 6 и второй 7 преобразователи дополнительного кода в пр мой, первый блок сравнени  8, первый 9 и второй 10 коммутаторы, блок 11 пам ти опорных значений результата, блок делени  12, сумматор - вычитатель 13, вход задани  первого коэффициента аппроксимации 14, первый блок умножени  15, регистр результата 16, вход задани  второго коэффициента аппроксимации 17, вычислитель 18, второй блок умножени  19, второй блок сравнени  20, выход результата устройства 21. 1 ил.The invention relates to computing and is intended to calculate the function ϕ = ARCTG (Y / X) in high-speed digital specialized computing devices and systems. The aim of the invention is to increase speed by working with a fixed point and to improve accuracy by approximating with parabolic approximation coefficients. The device contains inputs 1 of the first and 2 second operands, clock input 3, the first 4, the second 5 input registers, the first 6 and second 7 additional code to direct converters, the first comparison unit 8, the first 9 and second 10 switches, memory block 11 reference values of the result, block 12, adder - subtractor 13, input of setting the first approximation coefficient 14, first multiplication unit 15, result register 16, input of setting the second approximation coefficient 17, calculator 18, second multiplying block 19, second comparison block 20, output result 21. troystva 1 yl.

Description

о юo you

Изобретение относитс  к вычислительной технике и предназначено дл  аппаратурной реализации устройств вычислени  функции arctg(y/x) в быстродействующих цифровых специализированных вычислительных устройствах и системах,The invention relates to computing and is intended for the hardware implementation of devices calculating the function arctg (y / x) in high-speed digital specialized computing devices and systems

Целью изобретени   вл етс  повышение быстродействи  за счет работы с фиксированной зап той и повышение точности за счет аппроксимации коэффициентами параболической аппроксимации.The aim of the invention is to increase speed by operating with a fixed point and improving accuracy by approximating with parabolic approximation coefficients.

На чертеже представлена функциональна  схема устройства,The drawing shows the functional diagram of the device

Устройство содержит входы первого 1 и второго 2 операндов, тактовый вход 3, первый 4 и второй 5 входные регистры, первый 6 и второй 7 преобразователи дополнительного кода, первый блок 8 сравнени , первый 9 и второй 10 коммутаторы, блок 11 пам ти опорных значений результата, блок 12 делени , сумматор-вычитатель 13, вход 14 задани  первого коэффициента аппроксимации, первый блок 15 умножени , регистр 16 результата , вход 17 задани  второго коэффициента аппроксимации, вычитатель 18, второй умножитель 19, второй блок 20 сравнени  и выход 21 .результата устройства.The device contains the inputs of the first 1 and second 2 operands, a clock input 3, the first 4 and second 5 input registers, the first 6 and second 7 additional code converters, the first comparison unit 8, the first 9 and second 10 switches, the reference value memory 11 , block 12 division, adder-subtractor 13, input 14 set the first approximation coefficient, first multiplication unit 15, result register 16, input 17 set the second approximation coefficient, subtractor 18, second multiplier 19, second comparison unit 20 and output devices 21. but.

Устройство функционирует на основе соотношени The device operates on the basis of the ratio

2х2x

-/3 + 1 .если X & О.у г О, у I I X I- / 3 + 1. If X & O. o g Oh, y i i x i

/ + § .еслиX О.у О, I у I |х I 2-/3-.еспих 0,угО. |у I |х I/ + §. IfX.O.O, I, I, I | x, I 2- / 3-.spih 0, ogO. | I | x I

уЗ-§,еспих 0.уаО. |у I s 1x1 ,еслих 0., |у1 s 1x1UZ-§, Eespich 0. oo. | I s 1x1, if x 0., | y1 s 1x1

.еслих 0,, |у I |х  -Д-.еслих sO,,.slich 0 ,, | at I | x -D-.slich sO ,,

.если X 2:0.,lylslxi.if X 2: 0., lylslxi

гдеWhere

ylxlm-K-ylxl, х|у1т-К-х|у|,ylxlm-K-ylxl, x | y1t-Kx | y |,

m 0,54025;m 0,54025;

К 0,1443;K 0.1443;

0,0026. 0,0026.

Операнды входных чисел у и х, представленные в виде двоичного параллельного дополнительного кода (п разр дов мантиссы и 1 разр д знаковый) с фиксированной зап той, поступают соответственно на вход 1 первого и вход 2 второго операндов устройства и записываютс  в первомThe operands of the input numbers y and x, represented as a binary parallel additional code (n bits of the mantissa and 1 bit sign) with a fixed comma, are received respectively at input 1 of the first and input 2 of the second operand of the device and are written in the first

входном 4 и втором входном 5 регистрах соответственно по переднему фронту сигнала тактового входа 3, С выходов первого 4 и второго 5 регистров мантиссы чисел у и хinput 4 and second input 5 registers respectively on the leading edge of the clock input signal 3, C outputs of the first 4 and second 5 mantissa registers of the numbers y and x

5 поступают на информационные входы соот- . ветственно первого 6 и второго 7 преобразователей дополнительного кода в пр мой, работой которыху правл ют соответственно знаковые разр ды операндов у и х. С выхо0 дов первого 6 и второго 7 преобразователей дополнительного кода в пр мой операнды чисел у и X поступают соответственно на информационные входы первого 9 и второго 10 коммутаторов и на входы первого блока5 arrive at the information inputs respectively. Respectively, the first 6 and second 7 transducers of the additional code are direct, the operation of which controls, respectively, the sign bits of the operands y and x. From the outputs of the first 6 and second 7 transducers of the additional code, the direct operands of the numbers y and X are received, respectively, at the information inputs of the first 9 and second 10 switches and at the inputs of the first block

5 8 сравнени , который управл ет работой первого 9 и второго 10 коммутаторов, а также работой блока 11 пам ти опорных значений результата, так что при |у| 1x1 через первый коммутатор 9 на вход делимого бло0 ка 12 делени  поступает значение операнда у, а через второй коммутатор 10 на входы делител  блока 12 делени  поступает значе- ние операнда х, а при iyl |х| через первый коммутатор 9 на входы делимого блока5 8 comparisons, which controls the operation of the first 9 and second 10 switches, as well as the operation of the memory block 11 of the reference values of the result, so that with | y | 1x1 through the first switch 9 to the input of the dividend divider 12, the value of the operand y arrives, and through the second switch 10 to the inputs of the divider of the division unit 12 it receives the value of the operand x, and for iyl | x | through the first switch 9 to the inputs of the divisible block

5 12 делени  поступает значение операнда х, а через второй коммутатор 10 на входы делител  блока 12 делени  поступает значение операнда у.5 12 divisions, the value of operand x is received, and through the second switch 10, the value of operand y is received at the inputs of the divider of division unit 12.

Блоки 12, 15 и 19 обеспечивают вычис0 ление при I у I | х i операций согласно выражениюBlocks 12, 15, and 19 provide a calculation for I at I | x i operations according to the expression

t |(m-K).t | (m-k).

а при I у I IXI обеспечивают вычисление вы- 5 ражени and when I and I IXI provide the calculation of the expression of

С-(т-К).C- (TC).

С выхода умножител  19 на первый вход сумматора-вычитател  13 поступает значениеFrom the output of the multiplier 19 to the first input of the subtractor 13 receives the value

0 операнда , на второй вход которого поступает значение результата из блока 11 опорных значений результата, выбор которого осуществл етс  результатом сравнени  поступае- мого с первого блока 8 сравнени  и знаками0 operand, the second input of which receives the result value from the block 11 of the reference values of the result, the selection of which is carried out by comparing the comparison of the comparison received from the first block 8 and the characters

5 операндов у и х, поступаемых соответственно с первого 4 и второго 5 регистров. Управл ет сумматором-вычитателем 13 второй блок 20 сравнени  следующим образом: при равенстве - сложение, при неравенстве - вычитание.5 operands y and x, received respectively from the first 4 and second 5 registers. Controls the adder-subtractor 13 of the second block 20 of the comparison as follows: with equality, addition, with inequality, subtraction.

0 Результат вычислений записываемс  в регистр 16 результата по переднему фронту сигнала тактового входа 3 со сдвигом на один разр д в сторону старших разр дов дл  учета масштабировани  и поступает на выход0 The result of the calculation is recorded in the register 16 of the result on the leading edge of the clock input signal 3 with a shift by one bit in the direction of the higher bits to take into account the scaling and goes to the output

5 21 результата устройства.5 21 device results.

Claims (1)

Формула изобретени  Устройство дл  вычислени  функции арктангенса отношени , содержащее блок делени , два блока умножени , первый блокApparatus of the Invention A device for calculating the arc tangent function of a ratio comprising a division block, two multiplication blocks, a first block лени , два блока умножени , первый блок сравнени , два коммутатора, вычитатель, сум- матор-вычитатель, причем выходы первого и второго коммутаторов соединены с входами соответственно делимого и делител  блока де- лени , вход первого коэффициента аппроксимации устройства соединен с входом первого сомножител  первого умножител , вход второго коэффициента аппроксимации устройства соединен с входом уменьшаемого вычитател , выход которого соединен с входом первого сомножител  второго умножител , вход второго сомножител  которого соединен с выходом блока делени , выход второго умножител  соединен с пер- вым информационным входом сумматора - вычитател , отличающеес  тем, что, с целью повышени  быстродействи  за счет работы с фиксированной точкой и повышени  точности за счет аппроксимации коаффици- ентами параболической аппроксимации, в него дополнительно введены блок пам ти опорных значений результата, второй блок сравнени  и регистр результата,.причем входы первого и второго операндов устройства соединены с входами соответственно первого и второго операндов первого блока сравнени , вход первого операнда устройстваtwo multiplication units, the first comparison unit, two switches, a subtractor, a totalizer subtractor, the outputs of the first and second switches are connected to the inputs of the divisible division and the divider of the division block, respectively, the input of the first coefficient of the device approximation is connected to the input of the first multiplier of the first the multiplier, the input of the second coefficient of the approximation of the device is connected to the input of the decremented subtractor, the output of which is connected to the input of the first multiplier of the second multiplier, the input of the second multiplier of which is With the output of the division unit, the output of the second multiplier is connected to the first information input of the adder - subtractor, characterized in that, in order to increase speed by working with a fixed point and increasing accuracy due to approximation by parabolic approximation coefficients, the memory block of the reference values of the result is entered, the second comparison block and the result register, and the inputs of the first and second operands of the device are connected to the inputs of the first and second operands of the first and second comparing unit, an operand input of the first device соединен- с первыми информационными входами первого и второго коммутаторов , вход второго операнда устройства соединен с вторыми информационными входами первого и второго коммутаторов, управл ющие входы которых объединены и соединены с выходом первого блока сравнени , входы знаковых разр дов первого и второго операндов устройства и выход первого блока сравнени  соединены с адресным входом блока пам ти опорных значений результата, выход которого соединен с вторым информационным входом сумматора-вычитател , выход которого со сдвигом на один разр д в сторону.старших разр дов соединен с информационным входом регистра результата, вход выбора операции сумматора-вычитател  соединен с выходом второго блока сравнени , входы первого и второго операндов которого соединены с входами знаковых разр дов первого и второго операндов устройства соответственно, тактовый вход устройства соединен с синхронизирующим входом регистра результата, выход которого соединен с одноименным выходом устройства, выход блока делени  соединен с входом второго сомножител  первого умножител .connected to the first information inputs of the first and second switches, the input of the second operand of the device is connected to the second information inputs of the first and second switches, the control inputs of which are combined and connected to the output of the first comparison unit, the inputs of the first and second operands of the device and the output of the first the comparison unit is connected to the address input of the memory of the reference values of the result, the output of which is connected to the second information input of the adder-subtractor, whose output is with a shift one bit in the direction of the leading bits is connected to the information input of the result register, the input of the operation selection of the adder-subtractor is connected to the output of the second comparator unit, the inputs of the first and second operands of which are connected to the inputs of the sign bits of the first and second operands of the device, respectively, clock the device input is connected to the synchronization input of the result register, the output of which is connected to the device's output of the same name, the output of the divider is connected to the input of the second multiplier of the first multiply .