SU1612301A1

SU1612301A1 - Устройство дл организации очереди

Info

Publication number: SU1612301A1
Application number: SU894640047A
Authority: SU
Inventors: Игорь Витальевич Скакун
Original assignee: Военная академия им.Ф.Э.Дзержинского
Priority date: 1989-01-19
Filing date: 1989-01-19
Publication date: 1990-12-07

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в вычислительных системах дл организации приоритетной очереди к общему ресурсу. Цель изобретени - расширение функциональных возможностей приоритетного обслуживани за вок. Устройство содержит шифратор 1, каналы 2₁ - 2_M, группы элементов И 3₁ - 3_M-2, 4₁ - 4_M-1, группу элементов ИЛИ 5₁ - 5_M, группу триггеров 6₁₁ - 6_MN, группы элементов И 7₁₁ - 7_M-1, 8₁₁ - 8_M(N-1), дешифратор 9. Устройство позвол ет обслуживать в первую очередь за вки более высокого приоритета, после обслуживани которых начинаетс обслуживание за вок более низкого приоритета. 1 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для организации приоритетной очереди к общему ресурсу.

Цель изобретения - расширение функциональных возможностей устройства за счет возможности приоритетного обслуживания заявок.

На чертеже изображена структурная схема устройства.

Устройство содержит шифратор 1, каналы 2i - 2m, группы элементов И 3ι - Згп-2, 4ι ~ 4_m-i, группу элементов ИЛИ 5t - 5_П, группу триггеров 6ц - 6_mn, группы элементов И 7ц 7т-1.п-1, 8ц - 8т(п-1), дешифратор 9, группу входов устройства 10ι - 10κ+ι, группу выходов устройства 111 - 11к.

Устройство работает следующим образом.

При включении питания все триггеры βι 1 - 6mn устанавливаются в исходное (кулевое) состояние.

Параллельный код первого запроса (заявка) от какого-либо абонента на связь с обслуживающим прибором по входам устройства 10ι - 10ι< поступает на входы дешифратора 9, где он дешифрируется и в результате на одном из выходов дешифратора 9 появляется сигнал. Допустим, сигнал появился на i-м выходе дешифратора 9. Это означает, что абонент i-ro приоритета нуждается в обслуживании. Сигнал с i-ro выхода дешифратора поступает на вход i-ro канала и перебрасывает в единичное состояние только последний, n-й триггер i-ro канала, причем i = 1,m, где гп - число приоритетов, а ] = Тщ, где η - число мест в очереди выбранного канала. Перейдя в единичное состояние, n-й триггер своим потенциалом с единичного выхода открывает элемент И 8ц и тем самым подготавливает к записи триггер 621. И таким образом, при наличии импульсов в i-м канале на входе все триггера этого канала перебрасываются в единичное состояние. Для правильной записи информации необходимо выполнение неравенства:

Т* < Т_и + Т_т, где Т - длительность импульса запроса: Ти - время срабатывания элемента И: Тт - время срабатывания триггера. Это необходимо для того, чтобы при поступлении импульса запроса в единичное состояние перебрасывается только один триггер в i-м канале. Все потенциалы с единичных выходов триггеров 1-го канала поступают на входы соответствующего элемента ИЛИ 5i, в результате на его выходе присутствует потенциал, пока не перебросятся в нулевое состояние все триггеры 1-го канала.

Этот потенциал проходит через элемент И 4i при условии, что на остальных входах элемента И 4; присутствуют разрешающие потенциалы, и поступает на вход шифратора 1. В результате этого на выходах 111 - 11k появляется код. свидетельствующий о том, что в данный момент времени необходимо обслужить запрос i-ro канала. Если же на остальных входах элемента И 4| присутствуют запрещающие потенциалы с нулевых выходов первых триггеров более приоритетных каналов, то это говорит о том, что в очереди есть запросы более высокого приоритета. После обслуживания всех запросов более высоких приоритетов Начинают обслуживаться запросы i-ro приоритета. После обслуживания любого из запросов на вход 10к+1 устройства поступает импульс, который сбрасывает в нулевое состояние только один триггер, самый нижний по чертежу, наиболее приоритетного канала. Для того, чтобы сбрасывался только один триггер, необходимо выполнение следующего неравенства:

Т**<Ти + Т_т, Λ Ά где Т - длительность импульса сброса;

Ти - время срабатывания элемента И: Т_т - время срабатывания триггера.

Если запрос от абонента на связь поступает не в виде кода, а в виде только одного сигнала, то в этом случае достаточно подать · этот сигнал на вход элемента И 8 группы соответствующего канала.

Claims

Формула изобретения

Устройство для организации очереди, содержащее шифратор, дешифратор, а в каждом канале группу из η триггеров, группу из (п-1) (где η - число мест в очереди) элементов И и элемент ИЛИ, в первом канале - группу из (п-1) элементов И, во втором канале - группу из η элементов И, а во всех последующих каналах - группу из η элементов И, причем в каждом канале выход каждого элемента И первой группы соединен с нулевым входом соответствующего триггера группы, выход i-ro (1 = 1.....п-1) элемента

И второй группы соединен с единичным входом (i+1)-ro триггера группы, первый вход каждого элемента И первой группы соединен с входом сброса устройства, первые входы всех элементов И второй группы в каждом канале соединены.между собой, о тличающееся тем, что, с целью расширения функциональных возможностей за счет возможности приоритетного обслуживания заявок, оно в каждом канале, кроме первого, содержит первый элемент И, а в каналах, начиная с третьего, содержит второй элемент И, причем входы запросов уст5 ройства соединены с соответствующими входами дешифратора, выходы которого соединены с первыми входами элементов И второй группы и с единичным входом первого триггера группы соответствующего ка- 5 нала, единичные выходы всех триггеров группы соединены с входами элемента ИЛИ своего канала, единичный выход 1-го триггера группы соединен с вторым входом 1-го элемента И второй группы, нулевой выход J-ro триггера группы (j = 2 ... η) соединен с вторым входом (1-1)-го элемента И первой группы своего канала, вход сброса устройства соединен с нулевым входом η-го триггера группы первого канала, выход 15 элемента ИЛИ первого канала соединен с первым входом шифратора, выходы которого являются выходами устройства, выход элемента ИЛИ k-го канала (к = 2 ... гл, где m число приоритетов) соединен с первым входом первого элемента И своего канала, выход которого соединен с соответствующим входом шифратора, нулевой выход первого триггера группы первого канала соединен с вторым входом третьего элемента И второго канала, с третьими входами элементов И первой группы второго и с первыми входами четвертых элементов И всех последующих каналов, нулевой выход первого триггера

1-го (1 = 2 ... ш-1) канала соединен с вторым входом четвертого элемента И (1+1)-го канала, выход которого соединен с третьими входами элементов И первой группы и с вторым входом третьего элемента И своего канала.