SU1598173A2 - Reversible recounting device - Google Patents

Abstract

Изобретение относитс  к цифровой электроизмерительной и вычислительной технике и может быть использовано в цифровых системах автоматического контрол  и управлени . Цель изобретени  - повышение точности счета в моменты смены коэффициента пересчета. Цель достигаетс  новой организацией пересчетного устройства: при переходе от большего коэффициента пересчета к меньшему коэффициенту при пр мом счете, если в момент перехода в счетчике содержитс  код, больший нового коэффициента пересчета, и при обратном счете, если в момент перехода в счетчике содержитс  код, меньший нового коэффициента пересчета, обеспечиваетс  обнуление реверсивного счетчика и достигаетс  за счет введени  в устройство п того и шестого элементов И, второго и третьего формирователей импульсов. 3 ил.The invention relates to digital electrical measuring and computing technology and can be used in digital automatic control and monitoring systems. The purpose of the invention is to improve the accuracy of the account at the moments of changing the conversion factor. The goal is achieved by a new organization of the recalculation device: during the transition from a larger conversion factor to a smaller factor for direct counting, if at the moment of transition the counter contains a code larger than the new conversion factor, and in the countdown, if at the moment of transition the counter contains a smaller A new conversion factor is provided, the reversible counter is reset to zero and is achieved by introducing into the device the fifth and sixth elements And, the second and third pulse shapers. 3 il.

Description

Изобретение относитс  к цифровой электроизмерительной технике, может быть использовано в цифровых системах автоматического контрол  и управлени  и  вл етс  усовершенствованием изобретени  по авт.св. Ms 1522399.The invention relates to a digital electrical measuring technique, can be used in digital systems of automatic control and control, and is an improvement of the invention according to the author. Ms 1522399.

Целью изобретени   вл етс  повышение точности счета в моменты смены коэффициента пересчета.The aim of the invention is to improve the accuracy of counting at the moments of changing the conversion factor.

На фиг.1 представлена структурна  схема предлагаемого устройства; на фиг.2 и 3 - временные диаграммы работы устройства .Figure 1 shows the structural diagram of the proposed device; 2 and 3 are timing diagrams of the device operation.

Выходы реверсивного счетчика 1 соединены соответственно с первой группой входов первого 2 и второго 3 компараторов , первый вход реверсивного счетчика 1  вл етс  первым входом устройства (вх 1) и соединен с шиной 4 управлени  пересчетного устройства, через элемент НЕ 5 сThe outputs of the reversible counter 1 are connected respectively to the first group of inputs of the first 2 and second 3 comparators, the first input of the reversing counter 1 is the first input of the device (in 1) and is connected to the control bus 4 of the counting device through HE 5 sec.

первым входом первого элемента И 6, с первым входом второго элемента И 7 и с входом формировател  8 импульсов, а счетный вход реверсивного счетчика  вл етс  вторым входом устройства (вх.2) и соединен с шиной 9. импульсов, первый выход первого компаратора 2 соединен с вторым входом второго элемента И 7, выход которого соединен с первым входом элемента ИЛИ 10, выход которого соединен с первым входом третьего элемента И 11, S-входом первого триггера 12 и счетным входом D-триггера 13, выход которого соединен с вторым входом третьего элемента И 11, выход которого соединен с выходной шиной 14 пересчетного устройства и R-входом реверсивного счетчика 1, первый выход второго компаратора 3 соединен с вторым входом первого элемента И 6. выход которого соединен с вторым вхосл юthe first input of the first element And 6, with the first input of the second element And 7 and with the input of the driver 8 pulses, and the counting input of the reversible counter is the second input of the device (in 2) and connected to the bus 9. pulses, the first output of the first comparator 2 is connected with the second input of the second element And 7, the output of which is connected to the first input of the element OR 10, the output of which is connected to the first input of the third element And 11, the S-input of the first trigger 12 and the counting input of the D-trigger 13, the output of which is connected to the second input of the third element 11 and exit to torogo connected to the output line scaler 14 and R-input of down counter 1, the first output of the second comparator 3 is connected to a second input of the first AND gate 6 whose output is connected to a second vhosl w

0000

«.. XI".. xi

соwith

дом элемента ИЛИ 10. выход формировател  8 импульсов соединен с первым входом четвертого элемента И 15, второй и третий входа которого соединены с вторыми выходами соответственно первого 2 и второго 3 компараторов, а выход четвертого элемента И 15 соединен с R-входами первого триггера 12 и D-триггеры 13, выход первого триггера 12 соединен с D-BXO- дом D-триггера 13, втора  группа входов первого компаратора 2 соединена соответственно с входами преобразовател  16 пр мого кода в дополнительный и входной шиной 17 предустановки коэффициента пересчета, выходы преобразовател  16 пр мого кода в дополнительный соединены соответственно с второй группой входов второго компаратора 3, второй выход первого компаратора 2 соединен с входом второго формировател  18 импульсов, выход которого соединен с первым входом п того элемента И 19, выход которого соединен с третьим входом элемента ИЛИ 10, четвертый вход которого соединен с выходом шестого элемента И 20, первый вход которого соединен с выходом третьего формировател  21 импульсов, вход которого соединен с вторым выходом второго компаратора 3, вторые входь п того 19 и шестого 20 элементов И соединены соответственно с шиной 4 управлени  пересчетного устройства и выходом элемента НЕ 5.the element OR 10 house. The output of the pulse driver 8 is connected to the first input of the fourth element 15, the second and third inputs of which are connected to the second outputs of the first 2 and second 3 comparators, respectively, and the output of the fourth element 15 is connected to the R inputs of the first trigger 12 and D-flip-flops 13, the output of the first flip-flop 12 is connected to the D-BXO- house of the D-flip-flop 13, the second group of inputs of the first comparator 2 is connected respectively to the inputs of the forward-to-additional converter 16 and the input bus 17 of the preset of the scaling factor, output Transmitter 16 direct code in additional connected respectively to the second group of inputs of the second comparator 3, the second output of the first comparator 2 is connected to the input of the second pulse generator 18, the output of which is connected to the first input of the fifth element And 19, the output of which is connected to the third input of the element OR 10, the fourth input of which is connected to the output of the sixth element AND 20, the first input of which is connected to the output of the third pulse generator 21, the input of which is connected to the second output of the second comparator 3, the second in the walking of the fifth 19 and sixth 20 elements And are connected respectively with the bus 4 of the control of the counting device and the output of the element NO 5.

Устройство работает следующим образом .The device works as follows.

В исходном состо нии реверсивный счетчик 1 и триггер 13 наход тс  в состо нии логического нул , триггер 12 находитс  в состо нии логической единицы. В Р8ж /иузе сложени  на шину 4 управлени  поступает сигнал положительной пол рности (фиг.2а и За) и реверсивный счетчик 1 измен ет свое состо ние по переднему фронту входных импульсов, поступающих на шину 9 (фиг.2б и 36), при этом производитс  сравнение кода на выходе реверсивного счетчика 1 с кодом предустановки с помощью компаратора 2. При достижении реверсивным счетчиком 1 кода предустановки сигнал с первого выхода компаратора 2 переходит из состо ни  О в Г (фиг.2в и За). В режиме сложени  единичный сигнал с первого выхода компаратора 2 проходит через элементы И 7, ИЛИ 10, устанавлива  триггер 13 в единичное состо ние , на вход элемента И 11. На выходе триггера 13 устанавливаетс  логическа  , тем самым устанавлива  на выходе элемента И 11 единичный уровень.In the initial state, the reversible counter 1 and the trigger 13 are in the state of logical zero, the trigger 12 is in the state of logical one. In R8G / Iuz, the connection to the control bus 4 receives a positive polarity signal (Fig. 2a and 3a) and the reversible counter 1 changes its state along the leading edge of the input pulses fed to the bus 9 (Fig. 2b and 36), The code at the output of the reversible counter 1 is compared with the preset code using the comparator 2. When the reversing counter 1 reaches the preset code, the signal from the first output of the comparator 2 changes from O to G (Fig. 2c and Over). In the addition mode, a single signal from the first output of the comparator 2 passes through the elements AND 7, OR 10, sets the trigger 13 to one, the input of the element 11 is output. At the output of the trigger 13, a logical level is set, thereby setting the output level of the element 11 .

Единичный сигнал переводит реверсивный счетчик в нулевое состо ние. С шины 14 снимаетс  выходной импульс (фиг.2е и Зе). Длительность импульса определ етс  вре- 5 менами срабатывани  триггера 13 и переводит реверсивный счетчик 1 в нулевое состо ние. В дальнейшем при поступлении импульсов на шину 9 происходит по вление на шине 14 выходных импульсов с час- 10 тотой в N раз меньшей входной частоты, где N - код предустановки на шине 17.A single signal brings the reversible counter to the zero state. An output pulse is removed from the bus 14 (Fig. 2e and Ze). The pulse duration is determined by the trigger times of the trigger 13 and sets the reversible counter 1 to the zero state. Subsequently, when pulses arrive on bus 9, the appearance of 14 output pulses with a frequency of 10 times N times the input frequency occurs, where N is the preset code on bus 17.

Если после выдачи на шину 14 очередного импульса поступило на входную шину 9 п импульсов на сложение (п N), а затемIf, after issuing to the bus 14 of the next pulse, the input bus has 9 n pulses for addition (n N), and then

5 изменилс  коэффициент пересчета, то работу устройства следует рассмотреть в двух случа х.5, the conversion factor has changed, the operation of the device should be considered in two cases.

п N и п NI.n N and n NI.

В случае, если п NI, то после уста0 новки нового коэффициента пересчета Ni работа устройства происходит так же, как было описано. После поступлени  (Ni-n) импульсов на входную шину 9 в момент равенства кода в реверсивном счетчике 1 иIf nI, then after setting the new Ni conversion factor, the device works in the same way as described. After the arrival of (Ni-n) pulses on the input bus 9 at the moment of equality of the code in the reversible counter 1 and

5 кода предустановки Ni на шине 17 с выхода 14 выдаетс  импульс (фиг.2).5, the preset code Ni on bus 17 from output 14 is given a pulse (Fig. 2).

В случае, если , то после установки нового коэффициента пересчета NI сигнал на втором выходе первогоIf, after installing a new NI conversion factor, the signal at the second output of the first

0 компаратора 2 переходит из состо ни  Г в О (фиг.Зк). На выходе формировател  18 импульсов в момент перехода состо ни  на входе из 1 в О формируетс  импульс, который поступает на первый вход элемен5 та И 19 (фиг.Зп). В режиме сложени  импульс проходит через элемент И 19 (фиг.Зр) на третий вход элемента ИЛИ 10, сигнал с выхода которого устанавливает триггер 13 в единичное состо ние, триггер 13 сигна0 лом на его счетный вход устанавливаетс  в единичное состо ние, открыва  элемент И 11. С шины 14 снимаетс  выходной импульс (фиг.2е). Этот импульс обнул ет реверсивный счетчик 1. Импульс на выходе0 comparator 2 goes from state G to O (fig.Zk). At the output of the pulse generator 18, at the moment of transition of the state at the input from 1 to O, a pulse is formed, which is fed to the first input of the element I 19 (Fig. 3p). In the addition mode, the pulse passes through the element AND 19 (Fig. 3) to the third input of the element OR 10, the signal from the output of which sets the trigger 13 to the one state, the trigger 13 by the signal to its counting input is set to the single state, opening the element AND 11. The output pulse is removed from the bus 14 (Fig. 2e). This pulse has reset the reverse counter 1. Impulse at the output

5 формировател  21 импульсов (фиг.Зм), возникающий при изменении состо ни  компаратора 3 на втором выходе из 1 в О, при работе на сложение не проходит через элемент И 20. В дальнейшем работа уст0 ройства по коэффициенту пересчета Ni происходит как было описано.5 of the pulse former 21 (FIG. 3), which occurs when the state of the comparator 3 changes at the second output from 1 to O, when working on the addition does not pass through the element 20. Later on, the device operates according to the recalculation coefficient Ni as described.

Если после поступлени  щ импульсов на сложение (ni NI) на шину 4 управлени  5 поступил сигнал логического нул  (фиг.2а, б и За, б), то реверсивный счетчик 1 переходит в режим вычитани . При этом формирователь 8 импульсов выдает в момент переключени  знака импульс {фиг.2ж, Зж),If, after the arrival of the nc impulses for addition (ni NI), the bus 4 of control 5 received a logical zero signal (Fig. 2a, b and Za, b), then the reversible counter 1 goes into the subtraction mode. In this case, the shaper 8 pulses out at the moment of switching the sign a pulse (fig.2, zh)

который поступает на первый вход элемента И 15.which arrives at the first input element and 15.

Выходной импульс с шины 14 снимаетс  только после прохождени  на входную шину 9 с момента смены знака (т + NI) импульсов. Если щ Nflon.i, то после перехода в режим вычитани  импульс с формировател  8 импульсов не проходит через элемент И 15 (фиг.2з), так как он закрыт сигналом низкого логического уровн  с второго выхода второго компаратора 3 (фиг.2л). При работе в режиме вычитани  осуществл етс  сравнение кода реверсивного счетчика 1 с кодом на выходе преобразовател  16 пр мого кода в дополнительный (Nдoп.1). После поступлени  П1 импульсов на вычитание реверсивный счетчик 1 переходит в нулевое состо ние, в дальнейшем поступление импульсов измен ет его состо ние от единичного во всех разр дах до равенства коду Nflon.i. В этот момент сигнал с первого выхода компаратора 3 переходит из логического О в Г (фиг.2и). Единичный сигнал проходит через элементы И 6, ИЛИ 10 на вход элемента И 11 и на S-вход триггера 12 и счетный вход триггера 13. Единичный сигнал, проход  через элемент И 11, переводит реверсивный счетчик 1 в нулевое состо ние . С шины 14 снимаетс  выходной импульс (фиг.2е),The output pulse from the bus 14 is removed only after passing to the input bus 9 from the moment of the change of the sign (t + NI) of the pulses. If u Nflon.i, then after switching to the subtraction mode, the pulse from the imaging unit 8 pulses does not pass through the element 15 (fig.2z), since it is closed by a low logic level signal from the second output of the second comparator 3 (fig.2l). When operating in the subtraction mode, the code of the reversible counter 1 is compared with the code at the output of the forward-to-additional code converter 16 (N.1). After the receipt of P1 pulses for subtraction, the reversible counter 1 goes to the zero state, and later on the arrival of pulses changes its state from a single one in all bits to equality to the code Nflon.i. At this point, the signal from the first output of the comparator 3 moves from logical O to G (Fig.2i). The single signal passes through the elements AND 6, OR 10 to the input of the element 11 and to the S-input of the trigger 12 and the counting input of the trigger 13. The single signal, the passage through the element 11, brings the reversible counter 1 to the zero state. The output pulse is removed from the bus 14 (Fig. 2e).

В случае, если Nflon.i ni Ni, после перехода в режим вычитани  импульс с выхода формировател  8 импульсов проходит через элемент И 15 (фиг.Зз), так как элемент И 15 открыт сигналами с вторых выходов компараторов 2 (фиг.Зк) и 3 (фиг.Зл). Импульс поступает на R-входы триггеров 12 и 13 и устанавливает их в нулевое состо ние (фиг.Зг, д). При работе в режиме вычитани  осуществл етс  сравнение кода реверсивного счетчика 1 с кодом на выходе преобразовател  16 пр мого кода в дополнительный. В момент первого равенства кодов при прохождении на счетчик П2 импульсов (п2 ni) сигнал с первого выхода компаратора 3 переходит из состо ни  логического О в 1 (фиг.Зи). Единичный сигнал проходит через элементы И 6 на второй вход элемента ИЛИ 10. Одновременно возникающий на выходе формировател  21 импульсов импульс (фиг.3м) проходит через элемент И 20 (фиг.Зн) на четвертый вход элемента ИЛИ 10.In case Nflon.i ni Ni, after switching to the subtraction mode, a pulse from the output of the imaging unit 8 pulses passes through the element 15 (fig.z3), since the element 15 is opened by signals from the second outputs of the comparators 2 (fig.3zk) and 3 (fig.Zl). The impulse arrives at the R-inputs of the flip-flops 12 and 13 and sets them to the zero state (Fig. 3d, g). When operating in the subtraction mode, the code of the reversible counter 1 is compared with the code at the output of the forward-to-additional code converter 16. At the moment of the first equality of the codes, when pulses (n2 ni) pass to the counter P2, the signal from the first output of the comparator 3 changes from a logical O state to 1 (Fig. 3i). A single signal passes through the elements AND 6 to the second input of the element OR 10. A pulse arising at the output of the pulse former 21 (FIG. 3m) passes through the element AND 20 (FIG. 3) to the fourth input of the element OR 10.

Импульс с выхода элемента ИЛИ 10 поступает на вход элемента И 11, на S-вход триггера 12, устанавлива  его в единичное состо ние и на счетный входThe pulse from the output of the element OR 10 is fed to the input of the element 11, to the S input of the trigger 12, it is set to one and to the counting input

/триггера 13. Триггер 13 остаетс  в состо нии О, так как до поступлени  импульса на счетный вход на его D-входё был установлен нулевой сигнал. Элемент И 11 5 закрыт потенциалом триггера 13 и выходной импульс отсутствует (фиг.Зе). После поступлени  щ импульсов на вычитание реверсивный счетчик 1 переходит в нулевое состо ние, в дальнейшем поступаю- 10 щие на его вход импульсы измен ют его состо ние от единичного во всех разр дах до равенства его кода коду Мдоп.1. При повторном равенстве кодов единичный сигнал с первого выхода компаратора 3 15 (фиг.Зи) проходит через элементы И б, И 10 на вход элемента И 11, на S-вход триггера 12, не мен   его состо ни , на счетный вход триггера 13, перевод  его в 1. Триггер 13 открывает элемент И 11 и еди- 20 ничный сигнал проходит на R-вход реверсивного счетчика 1, перевод  его в нулевое состо ние. С шины 14 снимаетс  выходной импульс (фиг.Зе). При работе в режиме вычитани  положительные сигна- 25 лы, снимаемые с второго выхода компаратора 2 (фиг.Зк), и импульсы с формировател  18 импульсов (фиг.Зм) в отдельные моменты каждого цикла пересчета не проход т на входы элемента ИЛИ 10, 30 так как первые входы элементов И 7 и 19 закрыты низким уровнем сигнала на входной шине 4. В дальнейшем при поступлении импульсов на шину 9 происходит по вление на шине 14 выходных импуль- 35 сов с частотой в NI раз меньшей входной частоты (фиг.Зе)./ flip-flop 13. Flip-flop 13 remains in state O, since prior to the arrival of a pulse at the counting input a zero signal was set at its D-input. Element And 11 5 closed by the potential of the trigger 13 and the output pulse is missing (fig.ze). After the arrival of the impulses to subtract, the reversible counter 1 goes to the zero state, then the impulses arriving at its input change its state from one in all bits to the equality of its code to the code Mdop.1. With the repeated equality of codes, a single signal from the first output of the comparator 3 15 (Fig.Zi) passes through the elements AND b, And 10 to the input of the element 11, to the S input of the trigger 12, its state does not change, to the counting input of the trigger 13, translating it into 1. Trigger 13 opens element 11 and a single signal passes to the R input of reversible counter 1, converting it to the zero state. An output pulse is removed from the bus 14 (Fig. Ze). When operating in the subtraction mode, the positive signals taken from the second output of comparator 2 (Fig. 3k) and the pulses from the pulse former 18 (Fig. 3) at certain moments of each recalculation cycle do not pass to the inputs of the element OR 10, 30 since the first inputs of the And 7 and 19 elements are closed by a low level signal on the input bus 4. Later, when pulses arrive on the bus 9, the output on the bus 14 of the output pulses is 35 with a frequency NI times lower than the input frequency (Fig. Ze) .

Если после очередного импульса с шины 14 на входную шину 9 поступило пз импульсов на вычитание (пз NI), а затем 40 изменилс  коэффициент пересчета на N2, то работу устройства можно рассмотреть в случа х пз :S N2 и пз Ns.After a pulse from bus 14 to the input bus 9, if pz pulses were received for subtraction (pz NI), and then 40 changed the conversion factor to N2, then the device can be considered in cases pz: S N2 and pz Ns.

В случае, если пз N2, то после установки нового коэффициента пересчета N2 5 работа устройства происходит аналогично описанному. После поступлени  (N2-03) импульсов на входную шину 9 с шины 14 наблюдаетс  импульс. Далее с шины 14 снимаютс  импульсы с частотой в N2 раз 0 меньшей, чем частота входных импульсов на шине 9 (фиг.З).In the case of P2 N2, then after installing a new N2 5 conversion factor, the operation of the device proceeds as described. After the pulse (N2-03) arrives at the input bus 9 from the bus 14, a pulse is observed. Next, pulses with a frequency of N2 times 0 less than the frequency of the input pulses on bus 9 are removed from the bus 14 (Fig. 3).

В случае, если пз N2, то после установки нового коэффициента пересчета N2 сигнал на втором выходе второго компара- 5 тора 3 переходит из состо ни  Г в О (фиг.2л). На выходе формировател  21 импульсов формируетс  импульс (фиг.2м). В режиме вычитани  импульс проходит через элемент И 20 (фиг.2н). На четвертый входIf Pz N2, then after installing the new N2 recalculation coefficient, the signal at the second output of the second comparator 5 moves from the state G to O (Fig.2l). At the output of the pulse former 21, a pulse is formed (Fig. 2m). In the subtraction mode, the pulse passes through the element 20 and (fig.2n). At the fourth entrance

элемента ИЛИ 10, сигнал с выхода которого устанавливает триггер 13 в единичное состо ние, триггер 13 сигналом на его счетный вход устанавливаетс  в единичное состо ние, открыва  элемент И 11. С шиныthe element OR 10, the signal from the output of which sets the trigger 13 to the single state, the trigger 13 by the signal to its counting input is set to the single state, opening the element AND 11. From the bus

14снимаетс  выходной импульс (фиг.2е). Этот импульс обнул ет реверсивный счетчик 1. В дальнейшем работа проходит по коэффициенту пересчета N2 как было описано .14, the output pulse is removed (Figure 2e). This impulse zeroed the reversible counter 1. In the future, work proceeds according to the recalculation coefficient N2 as described.

Аналогичным образом работает устройство и при переходе от вычитани  к сложению, но если П4 N2, элемент И 15 закрыт сигналом низкого логического уровн  с второго выхода первого компаратора 2 (фиг.Зв): если Мдол П4 N2, элемент ИThe device works in a similar way during the transition from subtraction to addition, but if P4 is N2, the element 15 is closed by a low logic level signal from the second output of the first comparator 2 (fig.Sv): if Mdol P4 N2, the element AND

15открыт и сигнал с формировател  8 импульсов (фиг,2ж) устанавливает триггеры 12 и 13 в нулевое состо ние (фиг.2г, д), выдача выходного импульса осуществл етс  по второму равенству состо ни  счетчика 1 и кода N2, Импульс с выхода формировател  21 импульсов (фиг.2м) в режиме сложени  не проходит через элемент И 20 (фиг.2н}.15 is open and the signal from the pulse generator 8 (Fig. 2g) sets the triggers 12 and 13 to the zero state (Fig. 2d, d), the output pulse is output according to the second equality of the state of the counter 1 and the code N2. Pulse from the output of the former 21 pulses (fig.2m) in the add mode does not pass through the element 20 and (fig.2n}.

В предлагаемом устройстве, таким образом , не только правильно выдаетс  сигнал делени  частоты в случае изменени  направлени  счета при любом коэффициенте пересчета, но и при изменении коэффициента пересчета с момента его перемены правильно выдаютс  выходные импульсы, за счет чего повышаетс  точность счета. Например, если в качестве счетчика 1 используетс  реверсивный четырехразр дный счетчик, то коэффициент пересчета может быть установлен в пределах 2-15,In the proposed device, therefore, not only is the frequency division signal correctly outputted in case of a change in the counting direction at any conversion factor, but also when the conversion factor changes from the moment of its change, output pulses are correctly output, thereby increasing the counting accuracy. For example, if a four-bit reversible counter is used as counter 1, then the conversion factor can be set between 2 and 15,

В известном устройстве в этом случае максимальна  потер  импульсов на выходе устройства будет равна 8 при переходе от максимального коэффициента 15 к мини- мальному 2, если в момент перехода в счетчике при работе на сложение имеетс  код 3.In the known device, in this case, the maximum loss of pulses at the output of the device will be equal to 8 when going from a maximum coefficient of 15 to a minimum of 2, if at the moment of switching in the counter when working on addition there is code 3.

В предлагаемом устройстве импульсы начинают поступать с момента перехода на новый коэффициент и поступают через каждые 2 входных импульса, что позвол ет устранить эту погрешность. Аналогично повышаетс  точность и при работе на вычитание .In the proposed device, the pulses start to arrive from the moment of transition to a new coefficient and arrive every 2 input pulses, which allows to eliminate this error. Similarly, the accuracy is increased when working on subtraction.

Ф о р.м улаизобретени Ph o rm of the invention

Реверсивное пересчетное устройство поReversible counting device

авт.св. N5 1522399, отличающеес  тем, что, с целью повышени  точности счета в моменты смены коэффициента пересчета , в него введены п тый и шестой элементы И, второй и третий формирователи импульсов, причем второй выход первого компаратора соединен с входом второго формировател  импульсов, выход которого соединен с первым входом п того элемента И, выход которого соединен с третьимauth. N5 1522399, characterized in that, in order to improve the accuracy of counting at the moments of changing the conversion factor, the fifth and sixth elements AND, the second and third pulse formers are entered into it, and the second output of the first comparator is connected to the input of the second pulse shaper, the output of which is connected with the first input of the fifth element And, the output of which is connected to the third

входом элемента ИЛИ, четвертый вход которого соединен с выходом шестого элемента И, первый вход которого соединен с выходом третьего формировател  импульсов , вход которого соединен с вторым выходом второго компаратора, вторые входы п того и шестого элементов И соединены соответственно с первым входом реверсивного счетчика и выходом элемента НЕ.the input of the OR element, the fourth input of which is connected to the output of the sixth element I, the first input of which is connected to the output of the third pulse generator, the input of which is connected to the second output of the second comparator, the second inputs of the fifth and sixth elements AND are connected respectively to the first input of the reversible counter and the output item NOT.

t/ t /

j&;S-JL 5fe. J J Jj &; s-jl 5fe. J J J

1Д4р.1D4r.

Claims (1)

Ф о р.м ул а и з обрете н и яClaim Реверсивное пересчетное устройство по авт.св. № 1522399, отличающееся тем, что, с целью повышения точности счета в моменты смены коэффициента пересчета, в него введены пятый и шестой элементы И, второй и третий формирователи импульсов, причем второй выход первого компаратора соединен с входом второго формирователя импульсов, выход которого соединен с первым входом пятого элемента И, выход которого соединен с третьим входом элемента ИЛИ, четвертый вход которого соединен с выходом шестого элемента И, первый вход которого соединен с выходом третьего формирователя импульсов, вход которого соединен с вторым выходом второго компаратора, вторые входы пятого и шестого элементов И соединены соответственно с первым входом реверсивного счетчика и выходом элемента НЕ.Reversible recounting device for auto No. 1522399, characterized in that, in order to increase the accuracy of the count at the times of changing the conversion factor, the fifth and sixth elements And, the second and third pulse shapers are introduced into it, the second output of the first comparator connected to the input of the second pulse shaper, the output of which is connected to the first input of the fifth AND element, the output of which is connected to the third input of the OR element, the fourth input of which is connected to the output of the sixth AND element, the first input of which is connected to the output of the third pulse shaper, whose input oedinen to the second output of the second comparator, the second inputs of the fifth and sixth AND gates are respectively connected to the first input of the reversible counter and the output of NOT circuit.