SU1580559A1 - Device for coding and decoding information - Google Patents
Device for coding and decoding information Download PDFInfo
- Publication number
- SU1580559A1 SU1580559A1 SU864010579A SU4010579A SU1580559A1 SU 1580559 A1 SU1580559 A1 SU 1580559A1 SU 864010579 A SU864010579 A SU 864010579A SU 4010579 A SU4010579 A SU 4010579A SU 1580559 A1 SU1580559 A1 SU 1580559A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- elements
- register
- inputs
- outputs
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относитс к электросв зи. Цель изобретени вл етс повышение быстродействи устройства. Устройство осуществл ет перемножение входного кодового сигнала (вектора) на хран щийс в блоке 4 пам ти сигнал (матрицу), что позвол ет при использовании этого устройства в системах передачи информации осуществл ть рекоррел цию сигнала ошибки. Устройство дл кодировани и декодировани информации содержит программно-временный блок 1, выполненный на элементе 2 тактовой синхронизации, элементе 3 цикловой синхронизации и распределителе 4 импульсов, блок 5 посто нной пам ти, блоки 6, 8, 10 элементов И, регистры 7, 11 сдвига и блок 9 триггеров. 1 ил.The invention relates to telecommunications. The purpose of the invention is to increase the speed of the device. The device multiplies the input code signal (vector) by the signal (matrix) stored in memory block 4, which allows using the device in information transmission systems to record the error signal. The device for encoding and decoding information contains a program-time block 1, performed on a clock synchronization element 2, a frame synchronization element 3 and a pulse distributor 4, a permanent memory block 5, blocks 6, 8, 10 AND elements, shift registers 7, 11 and block 9 triggers. 1 il.
Description
елate
0000
оabout
СЛSL
елate
соwith
Изобретение относитс к электросв зи и может использоватьс в системах передачи дискретной информации дл декоррел ции сигнала помехи.The invention relates to telecommunications and can be used in discrete information transmission systems to decorrelate an interfering signal.
Целью изобретени вл етс повышение быстродействи устройства.The aim of the invention is to improve the speed of the device.
На чертеже представлена структурна схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.
Устройство содержит программно- временной блок 1, выполненный на элементе 2 тактовой синхронизации, элементе 3 цикловой синхронизации и распределителе 4 импульсов, блок 5 посто нной пам ти, второй блок 6 элементов И, первый регистр 7 сдвига, первый блок 8 элементов И, блок 9 триггеров, третий блок 10 элементов И и регистр 11 сдвига.The device contains a software-time unit 1, performed on a clock synchronization element 2, a frame synchronization element 3 and a pulse distributor 4, a permanent memory block 5, a second block 6 of And elements, a first shift register 7, a first block of 8 And elements, a block 9 flip-flops, the third block of 10 And elements and the shift register 11.
Устройство работает следующим об- разом.The device works as follows.
При поступлении на вход устройства n-разр дного кодового слова по сигналу Начало слова разрешаетс параллельный перенос кода задающего вектора из блока 5 через блок б в регистр 7. На управл ющий вход регистра 7 с задержкой в один такт начинают поступать сдвигающие синхроимпульсу , обеспечивающие на каждом такте сдвиг содержимого регистра 7 на один разр д вправо и параллельную перезапись содержимого регистра 7 через блок 8 в блок 9 только при единичном значении очередного символа кодового слова. В блоке 9 осуществл етс по- разр дное суммирование по модулю 2 содержимого регистра 7 и блока 9, т.е. осуществл етс перемножение вектора кодового слова на матрицу, строки которой есть последовательные состо ни регистра 7 на каждом такте. При поступлении сигнала Конец кодового слова на второй вход блока 10 разрешаетс параллельна перезапись содержимого блока 9 через блок 10 вWhen an n-bit codeword arrives at the device input by a signal at the beginning of a word, a parallel transfer of the master vector code from block 5 through block b to register 7 is allowed. At the control input of register 7, a shifting sync pulse starts to arrive at the control input of register 7 the clock shift of the contents of register 7 by one bit to the right and parallel rewriting of the contents of register 7 through block 8 to block 9 only for a single value of the next character of the code word. In block 9, bitwise modulo 2 is added to the register register 7 and block 9, i.e. the code word vector is multiplied by the matrix, the rows of which are the successive states of register 7 on each clock cycle. When a signal arrives The end of the code word to the second input of block 10 is allowed to parallel rewrite the contents of block 9 through block 10
регистр 11, из которого с помощью считывающих синхроимпульсов преобразованный код поступает на выход устройства .register 11, from which the transformed code is fed to the output of the device using read sync pulses.
Поскольку преобразование осуществл етс в процессе поразр дного поступлени кодового слова на вход устройства , то задержка при преобразовании отсутствует, что повышает быстродействие устройства.Since the conversion is carried out in the process of downloading the code word to the input of the device, there is no delay in the conversion, which improves the speed of the device.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864010579A SU1580559A1 (en) | 1986-01-14 | 1986-01-14 | Device for coding and decoding information |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864010579A SU1580559A1 (en) | 1986-01-14 | 1986-01-14 | Device for coding and decoding information |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1580559A1 true SU1580559A1 (en) | 1990-07-23 |
Family
ID=21217398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864010579A SU1580559A1 (en) | 1986-01-14 | 1986-01-14 | Device for coding and decoding information |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1580559A1 (en) |
-
1986
- 1986-01-14 SU SU864010579A patent/SU1580559A1/en active
Non-Patent Citations (1)
Title |
---|
Иитерсон У., Уэлдон Э. Коды, исправл ющие ошибки. - М.: Мир, 1976, с.10, рис.1.1. Авторское свидетельство СССР № 1218415, юь G 08 С 19/28, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880009521A (en) | Digital memory systems | |
SU1580559A1 (en) | Device for coding and decoding information | |
SU1697071A1 (en) | Orthogonal signal generator | |
SU911535A1 (en) | Device for scanning combinations | |
SU1399894A1 (en) | Coder | |
SU657435A1 (en) | K-digit pulse-phase adder | |
SU1683017A1 (en) | Modulo two check code generator | |
SU1195381A1 (en) | Device for magnetic recording of digital information | |
SU1101600A1 (en) | Coverter of electric signal to liquid or gas pressure | |
SU741322A1 (en) | Shifting memory | |
SU656052A1 (en) | Binary-decimal-to-binary code converter | |
SU1208582A1 (en) | Device for writing information in internal memory | |
SU1338020A1 (en) | M-sequence generator | |
SU1013959A1 (en) | Device for determination of data party | |
SU1345350A1 (en) | Device for varying binary code sequence | |
SU847509A1 (en) | Decoder | |
SU1427370A1 (en) | Signature analyser | |
SU1651293A1 (en) | Digital data link simulator | |
SU1151942A1 (en) | Information input device | |
SU1185614A1 (en) | Device for decoding batch errors | |
SU1050114A1 (en) | Pulse distributor | |
SU1120326A1 (en) | Firmware control unit | |
SU1174919A1 (en) | Device for comparing numbers | |
SU1229970A1 (en) | Device for determining validity to transmission of binary information | |
SU1709368A1 (en) | Device for compressing analog information |