SU1578714A1 - Test generator - Google Patents
Test generator Download PDFInfo
- Publication number
- SU1578714A1 SU1578714A1 SU874331287A SU4331287A SU1578714A1 SU 1578714 A1 SU1578714 A1 SU 1578714A1 SU 874331287 A SU874331287 A SU 874331287A SU 4331287 A SU4331287 A SU 4331287A SU 1578714 A1 SU1578714 A1 SU 1578714A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- generator
- inputs
- outputs
- node
- input
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при контроле цифровых блоков. Генератор тестов содержит группу триггеров и узлы коммутации. Увеличение быстродействи происходит за счет того, что разр дность генератора тестов приводитс в точное соответствие с количеством входов контролируемого блока. 1 з.п. ф-лы, 3 ил.The invention relates to automation and computing and can be used in the control of digital blocks. Test generator contains a group of triggers and switching nodes. The increase in speed is due to the fact that the test generator is adjusted to exactly match the number of inputs of the monitored unit. 1 hp f-ly, 3 ill.
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при контроле цифровых блоков.The invention relates to automation and computing and can be used in the control of digital blocks.
Цель изобретени - увеличение быстродействи .The purpose of the invention is to increase speed.
На фиг.1 показан генератор тестов; на фиг.2 - пример его включени в состав устройства дл контрол цифровых блоков; на фиг.З - блок управлени .Figure 1 shows the test generator; Fig. 2 illustrates an example of its inclusion in the device for controlling digital blocks; in FIG. 3, a control unit.
Генератор содержит группу триггеров 1 (на фиг,1 показан один разр д генератора ), п узлов коммутации 2, где п - число возможной разр дности тестового слова генератора, каждый узел содержит три ключа 3.1; 3.2; 3.3; генератор 4 импульсов, группу узлов подключени 5, контролируемый 6 и эталонный 7 блоки, группу схем сравнени 8, мультиплексор 9, группу элементов пам ти 10, группы элементов индикации 11, генератор тестов 12, счетчик 13, демультиплексор 14, регистр 15, узел 16 опредепени потенциала входа, триггер, 17, элемент индикации 18, элемент ИЛИ 19, блок 20 управлени .The generator contains a group of triggers 1 (in FIG. 1, one generator discharge is shown), n switching nodes 2, where n is the number of possible bits of the test word of the generator, each node contains three keys 3.1; 3.2; 3.3; 4 pulse generator, connection node group 5, controlled 6 and reference 7 blocks, comparison circuit group 8, multiplexer 9, memory element group 10, display element groups 11, test generator 12, counter 13, demultiplexer 14, register 15, node 16 input potential, trigger, 17, display element 18, element OR 19, control unit 20.
Блок 20 управлени содержит формирователь 21 импульса, элемент ИThe control unit 20 comprises a pulse former 21, the element AND
22,формирователь 23 импульса, элемент И 24.22, the pulse shaper 23, the element And 24.
Работа устройства и генератора происходит следующим образом.The operation of the device and the generator is as follows.
Импульсом Сброс устройство приводитс в исходное состо ние. Кнопкой Пуск запускаетс формировательPulse Reset device is reset. Use the Start button to start the shaper.
23,вырабатывающий разрешающий импульс дл элемента И 24, через который идут сигналы с генератора 4 на счетчик 13. Происходит последовательный перебор выводов эталонного блока23, generating a permissive pulse for the element And 24, through which the signals from the generator 4 to the counter 13 go. A consecutive search of the conclusions of the reference block occurs
7 с одновременным определением функ- ционального назначени каждого вывода, записью выводов, опредепенных входами, в регистр 14 УРОВНРМ 1, подключением соответствующих входам выводов блоков 6, 7 к счетчику 4 посредством узлов7 with simultaneous determination of the functional assignment of each pin, writing the pins defined by the inputs to the register 14 of the LEVRNRM 1, connecting the pins of the 6, 7 blocks corresponding to the inputs to the counter 4 by means of nodes
§ §
(Л(L
сwith
ел 1ate 1
ооoo
4four
подключени 5 к счетчику узлом коммутации 2.connection 5 to the meter by the switching node 2.
После промежутка времени, достаточAfter a period of time suffices
ного дл определени функции всех выводов эталонного блока 7, определ емого длительностью импульса вырабатываемого формирователем 23, по заднему фронту этого импульса формирова- тель 21 переключаетс в состо ние 1, чем разрешает прохождение сигналов генератора 4 через элемент 22 на узлы 2 и через него на группу триггеров 1, которые начинают формировать контрольные сигналы.to determine the function of all outputs of the reference block 7, determined by the pulse duration produced by the shaper 23, the shaper 21 shifts to the back edge of this pulse to the state 1, which allows the passage of the signals of the generator 4 through the element 22 to the nodes 2 and through it to the group Triggers 1, which begin to form control signals.
В случае ошибки хот бы по одному из выводов срабатывает одна схема сравнени 8, выходной сигнал которой через элемент ИЛИ 19 устанавливает в состо ние О формирователь 21 блока управлени , чем останавливает цикл контрол , загораетс элемент 11 индикации, соответствующий выводу, давшему несовпадение сигнала.In the event of an error, at least one of the outputs, one comparison circuit 8 operates, the output signal of which, through the OR element 19, sets the driver control unit O to state O, which stops the control cycle, the display element 11 is lit corresponding to the output that has a signal mismatch.
В случае полного совпадени реакции блоков 6 и 7 на контрольные сигналы триггера 1, принима последователь но все возможные состо ни , на выходе последнего разр да узлов коммутации 2 .формируетс положительный импульс, задний фронт которого переключает вIn case of complete coincidence of the reaction of blocks 6 and 7 to the control signals of trigger 1, successively taking all possible states, the output of the last bit of switching nodes 2 generates a positive pulse, the back front of which switches to
состо ние 1 триггер 17, загораетс индикатор 18 конца цикла контрол , а выход триггера 17 через элемент ИЛИ 19 устанавливает в ноль формирователь 21.vstate 1 flip-flop 17, indicator 18 of the end of the monitoring cycle lights up, and the output of flip-flop 17 through the element OR 19 sets the shaper 21.v to zero
5 five
0 5 0 5
Q Q
5five
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874331287A SU1578714A1 (en) | 1987-11-23 | 1987-11-23 | Test generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874331287A SU1578714A1 (en) | 1987-11-23 | 1987-11-23 | Test generator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1578714A1 true SU1578714A1 (en) | 1990-07-15 |
Family
ID=21337509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874331287A SU1578714A1 (en) | 1987-11-23 | 1987-11-23 | Test generator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1578714A1 (en) |
-
1987
- 1987-11-23 SU SU874331287A patent/SU1578714A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР Р- 1023325, кл. G 06 F 7/58, 1983. Авторское свидетельство СССР ff 1170453, кл. G 06 F 11/26, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1578714A1 (en) | Test generator | |
SU1381509A1 (en) | Logical block controller | |
SU1354195A1 (en) | Device for checking digital units | |
SU1260962A1 (en) | Device for test checking of time relations | |
SU1151971A1 (en) | Device for specifying tests | |
SU1425825A1 (en) | Variable countrown rate frequency divider | |
SU1370754A1 (en) | Pulse monitoring device | |
SU1129723A1 (en) | Device for forming pulse sequences | |
SU847313A1 (en) | Information input device | |
SU868763A1 (en) | Logic unit testing device | |
SU1529293A1 (en) | Device for shaping test sequence | |
SU1150737A2 (en) | Pulse sequence generator | |
SU1231504A1 (en) | Device for checking logic units | |
SU926727A1 (en) | Large-scale integrated circuit testing device | |
SU1374413A1 (en) | Multichannel programmable pulser | |
SU494745A1 (en) | Device for the synthesis of multi-cycle scheme | |
SU1187169A1 (en) | Device for checking synchronizing buses | |
RU1830535C (en) | Redundant device for test and control | |
SU1534463A1 (en) | Device for built-in check of central computer units | |
SU1753475A1 (en) | Apparatus for checking digital devices | |
SU1160373A1 (en) | Device for checking digital entities | |
SU1705875A1 (en) | Device for checking read/write memory | |
SU1610508A1 (en) | Device for inspecting multichannel magnetic recording/playback apparatus | |
SU1439744A1 (en) | Device for shaping coded sequences | |
SU1354194A1 (en) | Signature analyser |