SU1577066A1

SU1577066A1 - Реверсивный распределитель импульсов дл управлени шаговым двигателем

Info

Publication number: SU1577066A1
Application number: SU884480213A
Authority: SU
Inventors: Игорь Никитович Рудой; Валерий Дмитриевич Телегин; Виталий Владимирович Нижников
Priority date: 1988-09-05
Filing date: 1988-09-05
Publication date: 1990-07-07

Abstract

Изобретение относитс к электротехнике и может быть использовано в дискретном многорежимном электроприводе. Цель изобретени состоит в повышении надежности путем исключени сбоев при ошибочных сочетани х входных сигналов. Распределитель содержит тактовую шину 6, шины управлени 7, реверса 8, включени 13 шагового двигател , две шины 9, 10 выбора тактности и две шины 11, 12 выбора режима коммутации, двоичный счетчик, посто нное запоминающее устройство 4, два элемента И-НЕ 2, 3, два инвертора 14, 15, элемент И 16 и элемент ИЛИ 5. Повышение надежности достигаетс благодар обеспечению с помощью введенных инверторов и элемента И однозначного соответстви между потенциальными сигналами на шинах выбора режима коммутации и информацией, подаваемой на информационные входы двоичного счетчика. 1 ил.

Description

01101 1 1 00X01 1 1 01001 1 1

1 110101 10X0101 1 100101

1011 101

1

100X1011 10101011

Четырехфазный ШД:

0-7 Восьмитактна коммутаци 1-12-2-23-3-34-4-41

1-7 Четырехтактна коммутаци 12-23-34-41

0-6 Четырехтактна коммутаци 1-2-3-4

Трехфазный ШД:

8-13 Шеститактна коммутаци

1-12-2-23-3-31

9-13 Трехтактна коммутаци

12-23-31

8-12 Трехтактна коммутаци

1-2-3

Шеетифазный ШД:

16-27 Двенадцатитактна коммутаци 12-123-23-234- 34-345-45-456-56-561- 61-612

17-27 Шеститактна коммутаци

123-234-345-456-561-612

16-26 Шеститактна коммутаци 12-23-34-45-56-61

Примечание: X - любое состо ние.

Как модуль счета двоичного счетчика 1, так и адресное поле ПЗУ 4 (за исключением первого разр да адресного кода) задаютс соответственно . типу ШД всего лишь двум потенциальными сигналами на шинах 11 и 12 выбора режима коммутации. Тактность коммутации определ етс дополнительно уровн ми потенциальных сигналов на шинах 9 и 10.

При изменении уровн потенциального сигнала на шине 8 реверса адресные коды мен ютс в обратной последовательности , обеспечива считывание записанной в ПЗУ информации а обратном пор дке и тем самым отработку реверса и вращение шагового

двигател в противоположном направлении .

При подаче потенциального сигнала запрета счета на шину 7 управлени двоичный счетчик 1 останавливаетс с сохранением информации, благодар чему обеспечиваетс фиксиро- ванна сто нка шагового двигател . Если в данном на шину 13 включени шагового двигател подать за-; прешающий сигнал высокого уровн , то на всех выходах ПЗУ 4 независимо от состо ни адресных входов по в тс сигналы одинакового (высокого) уровн , обеспечивающие обесточиваьие обмоток шагового двигател с сохранением информации о состо нии распределител . Этот режим эффективен при необходимости продолжительных остановок шагового двигател в процессе работы без потери информации.

Таким образом, предлагаемый реверсивный распределитель импульсов дл управлени шаговым двигателем в сравнении с известным обладает более высокой надежностью, обеспечива однозначное соответствие между потенциальными сигналами на шинах выбора режима коммутации и информацией , подаваемой на информационные входы двоичного счетчика, исключа тем самым некорректные сочетани входных сигналов, которые могли стать причиной сбойных ситуаций в известном.

Формул а изобретени

Реверсивный распределитель импульсов дл управлени шаговым двигателем , содержит тактовую шину, шины управлени и р еверса, первую и вторую шины выбора режима коммутации , шину включени шагового двигател , двоичный счетчик, посто нное запоминающее устройство, элемент ИЛИ, первый и второй элементы И-НЕ, первые входы которых соединены соответственно с первой и второй шинами выбора тактности коммутации, второй вход первого элемента И-НЕ подключе к выходу первого разр да двоичного счетчика, тактовый вход, входы раз- решени счета и задани направлени счета которого соединены соответственно с тактовой шиной, шинами упралени и реверса, выход первого элемента И-НЕ св зан с вторым входом второго элемента И-НЕ, выход которого соединен с первым адресным входом посто нного запоминающего устройства , второй и третий адресные входы которого подключены соответственно к выходам второго и третьего разр Д°в двоичного счетчика, выход вертого разр да которого соединен с первым входом элемента ИЛИ, второй вход которого подключен к первой ши-; не выбора режима коммутации, выход

св зан с четвертым адресным входом посто нного запоминающего устройст- ва, п тый адресный вход которого соединен с второй шиной выбора режима коммутации, разрешающий вход

подключен к шине включени шагового двигател , отличающийс тем, что, с целью повышени надежности путем исключени сбоев при ошибочных сочетани х входных сигналов,

введены первый и второй инверторы и элемент И, выход которого подключен к четвертому информационному входу двоичного счетчика, первый вход подключен к второй шине выбора

режима коммутации и объединен с входом второго инвертора, выход которого соединен с третьим информационным входом двоичного счетчика, второй информационный вход которого объединен с вторым входом элемента И и через первый инвертор подключен к первой шине выбора режима коммутации , а первый информационный вход соединен с шиной высокого потенциала .

Claims

фор мула из обретения

Реверсивный распределитель импульсов для управления шаговым двигателем, содержит тактовую шину, шины управления и реверса, первую и Вторую шины выбора режима коммутации, шину включения шагового двигателя, двоичный счетчик, постоянное запоминающее устройство, элемент ИЛИ, первый и второй элементы И-НЕ, Первые входы которых соединены соответственно с первой и второй шинами выбора тактности коммутации, второй Вход первого элемента И-НЕ подключен К выходу первого разряда двоичного счетчика, тактовый вход, входы раз‘решения счета и задания направления Счета.которого соединены соответственно с тактовой шиной, шинами управ пения и реверса, выход первого элемента И-НЕ связан с вторым входом второго элемента И-НЕ, выход которо5 го соединен с первым адресным входом постоянного запоминающего устройства, второй и третий адресные входы которого подключены соответственно к выходам второго и третьего разря10 дов двоичного счетчика, выход четвертого разряда которого соединен с первым входом элемент^ ИЛИ, второй вход которого подключен к первой ши^ не выбора режима коммутации, выход 35 связан с четвертым адресным входом постоянного запоминающего устройства, пятый адресный вход которого соединен с второй шиной выбора режима коммутации, разрешающий вход 20 подключен к шине включения шагового двигателя, отличающийся тем, что, с целью повышения надежности путем исключения сбоев при ошибочных сочетаниях входных сигналов, 25 введены-первый и второй инверторы и элемент И, выход которого подключен к четвертому информационному входу двоичного счетчика, первый вход подключен к второй шине выбора 30 режима коммутации и объединен с входом второго инвертора, выход которого соединен с третьим информационным входом двоичного счетчика, второй информационный вход которого объе35 динен с вторым входом элемента И и через первый инвертор подключен к первой шине выбора режима коммутации, а первый информационный вход соединен с шиной высокого потенциа40 ла.