SU1575309A1 - Counter with check of errors - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может использоватьс  при реализации технических средств в этой области. Цель изобретени  - увеличение глубины контрол , котора  достигаетс  путем введени  входов 11, 12, шифратора 5, блока 6 совпадени  и элемента ИЛИ 7. Устройство также содержит блок 1 счета, блок 2 контрольных разр дов с входами 17 - 20, триггер 3 ошибки, блок 4 задержки со входами 21 - 24, выходы 25 - 30 блока 4 задержки, входы 8 - 10 и выходы 13 - 15. В счетном устройстве с контролем ошибок регистрируютс  неправильна  работа блока 1 счета в режимах загрузки, счета и хранени . 1 ил.The invention relates to automation and computing and can be used in the implementation of technical tools in this area. The purpose of the invention is to increase the control depth, which is achieved by inputting inputs 11, 12, encoder 5, block 6 of coincidence and element OR 7. The device also contains a counting block 1, a block 2 check bits with inputs 17-20, an error trigger 3, block 4 delays with inputs 21-24, outputs 25-30 of the block 4 delays, inputs 8-10 and outputs 13-15. The counting unit with error control records the incorrect operation of the counting unit 1 in the loading, counting and storage modes. 1 il.

Description

Фиг.11

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при реализации технических средств в этой области.The invention relates to automation and computing and can be used in the implementation of technical tools in this area.

Цель изобретени  - увеличение глубины контрол  за счет введени  новых конструктивных признаков, обеспечивающих расширение класса регистрируемых ошибок.The purpose of the invention is to increase the depth of control by introducing new design features that expand the class of recorded errors.

На фиг. 1 приведена структурна  схема счетчика с контролем ошибок; на фиг, 2 и 3 - схемы блока контрольных разр дов и блока задержки.FIG. 1 shows a flowchart of a meter with error control; FIGS. 2 and 3 are control block and delay block circuits.

Счетчик с контролем ошибок содер- жит блок 1 счета, блок 2 контрольных разр дов, триггер 3 ошибки, блок 4 задержки, шифратор 5, блок 6 совпадени , элемент ИЛИ 7, первый - п тый входы 8 - 12, первый - третий выходы 13-15, первый - п тый входы 16-20 блока 2 контрольных разр дов, первый - четвертый входы 21 - 24 и первый - шестой выходы 25 - 30 блока 4 задержки, при этом первый вход 8 соединен с первым входом 21 блока 2 задержки, первый выход 25 которого соединен с первым входом 16 блока 2 контрольных разр дов, выход блока 1 счета соединен с вторым входом 17 блока 2 контрольных разр дов и первым выходом 13, выход триггера 3 ошибки соединен с вторым выходом 14,The counter with error control contains block 1 of the count, block 2 of check bits, trigger 3 errors, block 4 delays, encoder 5, block 6 matches, the element OR 7, the first - the fifth inputs 8-12, the first - the third outputs 13 -15, the first - the fifth inputs 16-20 of the block 2 control bits, the first - the fourth inputs 21 - 24 and the first - the sixth outputs 25 - 30 of the delay unit 4, the first input 8 is connected to the first input 21 of the delay unit 2, The first output 25 of which is connected to the first input 16 of the block 2 control bits, the output of the block 1 of the account is connected to the second input 17 of the block 2 control p sp rows and a first output 13, output flip-flop 3 is connected to the second error output 14,

второй 9, третий 10 и четвертыд 11second 9, third 10 and quarter 11

входы соединены соответственно с втоinputs are connected respectively wto

рым 22, третьим 23 и четвертым 24 входами блока 4 задержки, первый 25, второй 26 и третий 27 выходы которого соединены соответственно с первым, вторым к третьим входами блока 1 сче- та, выход которого соединен с входом шифратора 5, выход которого соединен с первым входом блока 6 совпадени , первый выход 25 блока 4 задержки соединен с первым входом элемента ИЛИ 7, выход которого соединен с установочным входом триггера 3 ошибки, третий выход 27 и четвертый выход 28 блока 4 задержки соединены соответственно с третьим 18 и четвертым 19 входами блока 2 контрольных разр дов, выход которого соединен с третьим выходом 15 и вторым входом блока 6 совпадени , выход которого соединен с вторым входом элемента ИЛИ 7, п тый выход 29 блока 4 задержки соединен с четвертым входом блока 1 счета, а шестой выход 30 - с третьим входом элемента ИЛИ 7 и п тым входом 20 блока 2 контрольныхeye 22, the third 23 and fourth 24 inputs of the 4 delay block, the first 25, the second 26 and the third 27 outputs of which are connected respectively to the first, second to third inputs of the account 1 block, the output of which is connected to the input of the encoder 5, the output of which is connected to the first input of block 6 coincidence; the first output 25 of delay block 4 is connected to the first input of the element OR 7, the output of which is connected to the installation input of error trigger 3, the third output 27 and the fourth output 28 of delay block 4 are connected respectively to the third 18 and fourth 19 inputs of the block 2 controls bits, the output of which is connected to the third output 15 and the second input of block 6 of coincidence, the output of which is connected to the second input of the element OR 7, the fifth output 29 of delay block 4 is connected to the fourth input of block 1 of the account, and the sixth output 30 to the third input the element OR 7 and the fifth input 20 of the block 2 control

5five

Q с 5 Q from 5

00

разр дов, п тый вход 12 соединен с входом сброса триггера 3 ошибки. Блок 1 счета предназначен дл  запоминани  значени , поступающего при установке на вход 9 данных счетчика , увеличени  (или уменьшени ) его в счетном режиме и выдачи полученного значени  на выход 13 данных счетчика.bits, the fifth input 12 is connected to the reset input of the trigger 3 error. The counting unit 1 is intended for storing the value received when the counter data is inputted 9, increasing (or decreasing) it in the counting mode and outputting the obtained value to the output 13 of the counter data.

Блок 1 счета может быть реализован на микросхеме 531ИЕ17, при этом выходы 25, 26, 27 и 29 блока 4 задержки соединены соответственно с входами запрета счета с переносом, данных, запрета записи и синхрониза-1- ции микросхемы. На вход направлени  счета додаетс  единичный сигнал, если счетчик считает в сторону увеличени , и нулевой, если счетчик считает в сторону уменьшени . На вход запрета счета без переноса микросхемы подаетс  нулевой сигнал.The counting unit 1 can be implemented on the chip 531IE17, while the outputs 25, 26, 27 and 29 of the delay unit 4 are connected respectively to the inputs of the account ban with transfer, data, recording prohibition and synchronization-1-tion of the chip. A single signal is given to the input of the counting direction if the counter counts upwards, and zero if the counter counts downwards. At the input of the prohibition of the account without transferring the chip, a zero signal is applied.

Блок 2 контрольных разр дов (фиг. 2) содержит шифратор 31, муль-. типлексор 32, элементы И 33 и ИЛИ 34 и регистр 35. Block 2 control bits (Fig. 2) contains the encoder 31, multi-. the type 32, the elements And 33 and OR 34 and the register 35.

Блок 2 контрольных разр дов предназначен дл  запоминани  значени , поступающего при установке на вход 11 контрольных разр дов данных счетчика , формировани  и запоминани  при счете контрольных разр дов нового значени  блока 1 счета, выдачи хранимого значени  на выход 15 контрольных разр дов данных счетчика, а также участвует в формировании сигнала ошибок.The block 2 control bits is designed to store the value received when 11 control bits of the meter data are installed at the input, the new value of the count block 1 is generated and stored when the control bits count, the output of the stored value to the output of the 15 control bits of the meter, as well as participates in the formation of the error signal.

Шифратор 31 предназначен дл  формировани  контрольных разр дов, соответствующих текущему значению блока 1 счета, и может быть реализован, например, с помощью схемы сложени  по модулю два (при контроле на четность).The encoder 31 is intended to form check bits corresponding to the current value of the counting block 1, and can be implemented, for example, using an adder modulo two (with parity).

Входы 18 и 19 и выход шифратора 31 соединены соответственно с адресным и первым и вторым информационными входами мультиплексора 32, выход которого соединен с информационным входом регистра 35, вход записи которого соединен с выходом элемента ИЛИ 34.Inputs 18 and 19 and the output of the encoder 31 are connected respectively to the address and the first and second information inputs of the multiplexer 32, the output of which is connected to the information input of the register 35, the input of which is connected to the output of the element OR 34.

Триггер 3 ошибки предназначен дл  формировани  сигнала ошибки, поступающего на выход 14 ошибки счетчика. Блок 4 задержки (фиг. 3) содержит генератор 36 импульсов, счетный триггер 37, элементы ИЛИ 38 и 39 и ре- ристр 40 задержки. Блок 4 задержкиError trigger 3 is designed to generate an error signal at the counter error output 14. The delay unit 4 (Fig. 3) contains a pulse generator 36, a counting trigger 37, elements OR 38 and 39, and a delay register 40. Block 4 delay

5157530951575309

предназначен дл  задержки на один такт работы счетчика сигналов, поступающих на входы 8-11, а также дл  синхронизации работы счетчика. Входы 8, 9, 10 и 11 соответственно запрета it is intended for a delay of one clock of the counter of signals arriving at inputs 8-11, as well as for synchronizing the counter's operation. Inputs 8, 9, 10 and 11 respectively of the ban

5 х5 x

счета, данных, запрета записи и контрольных разр дов данных счетчика соединены соответственно с первым, вторым , третьим и четвертым информационными входами регистра 40 задержки, . выходы которого с первого по четвертый соединены с выходами 25-28 блока 4 задержки соответственна.account, data, prohibition of recording and control bits of the counter data are connected respectively with the first, second, third and fourth information inputs of the delay register 40,. the outputs from the first to the fourth are connected to the outputs 25-28 of the delay unit 4, respectively.

В течение-периода счета триггера 37 выполн етс  один такт работы счетчика . Пр мой и инверсный выходы счетного триггера 37 соединены с соответствующими входами элемента ИЛИ 38 и элемента ИЛИ 39, выход которого соединен с входом записи регистра 40 задержки. По фронту импульса, формируемого на выходе элемента ИЛИ 39, в регистр 40 задержки занос тс  поступающие на его информационные входы данные, причем входам 21-24 соответствуют выходы 25-28.During the counting period of the trigger 37, one clock cycle of the counter is performed. The direct and inverse outputs of the counting trigger 37 are connected to the corresponding inputs of the element OR 38 and the element OR 39, the output of which is connected to the input of the record of the delay register 40. On the front of the pulse formed at the output of the element OR 39, the data received at its information inputs are brought into the delay register 40, and the outputs 21-24 correspond to the outputs 25-28.

Шифратор 5 предназначен дл  формировани  контрольных разр дов, соответствующих такому значению блока 1 счета, которое он имел бы лосле выполнени  операции счета в направлении , обратном заданному в счетчике. Шифратор 5 может быть реализован, например , в виде ПЗУ.The encoder 5 is designed to form the check bits corresponding to the value of the block 1 of the account, which it would have to perform the counting operation in the direction opposite to that specified in the counter. The encoder 5 can be implemented, for example, in the form of a ROM.

Вариант прошивки ПЗУ.при четырехразр дном блоке 1 счета, контроле на четность и счете в сторону увеличени  (уменьшени ) приведен в таблице.A firmware version of the ROM. In the four-bit block 1 of the counting, parity control and counting upward (downward) is shown in the table.

Счетчик работает следующим образом .The counter works as follows.

По фронту импульса, формируемого на выходе элемента ИЛИ 39, в регистр 40 задержки занос тс  значени  сигналов запрета счета и записи, а также данных и контрольных разр дов данных поступающих на входы 8-11 счетчика. В течение следующего такта счетчика значени  на соответствующих выходах блока 4 задержки не измен ютс , что обеспечивает синхронизацию работы счетчика и устройства, использующего его (например, ЦВМ). Поэтому в дальнейшем будем считать, что сигна- лы на входах 8-11 счетчика синхронны с тактами счетчика и поступают на блоки счетчика, мину  блок 4 задержки .On the front of the pulse generated at the output of the element OR 39, the delay register 40 delays the values of the signals of prohibition of counting and recording, as well as data and control bits of the data received at the inputs 8-11 of the counter. During the next clock cycle, the values on the corresponding outputs of block 4 of the delay do not change, which ensures the synchronization of the counter and the device using it (for example, a digital computer). Therefore, in the future we will assume that the signals at the inputs 8-11 of the counter are synchronous with the clock ticks and arrive at the blocks of the counter, min 4 delay blocks.

00

5five

При включении питани  устройство, использующее счетчик, выполн ет его - начальную установку. На входы 9 и 11 данных и контрольных разр дов данных счетчика подаютс  соответственно начальные данные счетчика и значение контрольных разр дов этих данных. На входы 8 и 10 запрета счета и запрета записи счетчика подаютс  соответственно единичный и нулевой сигналы. . При этом блок 1 .счета переходит в режим записи. Импульс с выхода 29 блока 4 задержки поступает на вход син- хренизации блока 1 счета, вследствие чего в него заноситс  значение, поступающее на вход 9 данных счетчика .When the power is turned on, the device using the meter performs it — the initial setting. The inputs 9 and 11 of the data and the control bits of the counter data are supplied, respectively, with the initial data of the counter and the value of the control bits of these data. The inputs 8 and 10 of the prohibition of the account and the prohibition of the recording of the counter are given, respectively, single and zero signals. . At the same time, the 1. Account unit goes into recording mode. The impulse from the output 29 of the delay unit 4 is fed to the synchronization input of the counting unit 1, as a result of which the value arriving at the input 9 of the counter data is entered into it.

Нулевой сигнал с входа 10 запрета записи счетчика поступает на адресный вход мультиплексора 32 и через элемент И 33 на первый вход элемента ИЛИ 34. Импульс с выхода 30 блока 4 задержки через элемент ИЛИ 34 подаетс  ка вход записи регистра 35У при этом значение контрольных разр дов начальных данных, поступающее на вход 11 счетчика, через мультиплексор 32 поступает на информационный вход регистра 35 и .заноситс  в него-.The zero signal from the input 10 of the prohibition to write the counter goes to the address input of the multiplexer 32 and through the element AND 33 to the first input of the element OR 34. The pulse from the output 30 of the delay unit 4 through the element OR 34 feeds the input of the record of the register 35U with the value of the control bits of the initial data received at the input 11 of the counter, through the multiplexer 32 is fed to the information input of the register 35 and. contains in it.

Единичный сигнал с входа 8 запрета счета через элемент ИЛИ 7 поступает на установочный вход триггера 3 ошибки, запреща  его установку.A single signal from the input 8 of the prohibition account through the element OR 7 is fed to the installation input of the trigger 3 error, prohibiting its installation.

Затем на вход 12 сброса ошибки счетчика подаетс  импульс, поступающий на вход сброса триггера 3 ошибки и сбрасывающий его.Then, a pulse is applied to the error reset reset input 12, which arrives at the reset input of the error trigger 3 and resets it.

Все последующие установки счетчика выполн ютс  аналогично за исключением того, что не выполн етс  сброс триггера 3 ошибки.All subsequent meter settings are performed similarly, except that the flip-flop 3 error is not reset.

В счетном режиме устройство работает следующим образом.In counting mode, the device operates as follows.

00

5five

00

На входы 8 и 10 запрета счета и запрета записи счетчика подаютс  соответственно нулевой и единичный сигналы , при этом блок 1 счета переходит в счетный режим. Импульс с выходаThe inputs 8 and 10 of the prohibition of the account and the prohibition of the record of the counter are given, respectively, zero and single signals, while the unit 1 of the account goes into the counting mode. Impulse output

29 блока 4 задержки поступает на вход синхронизации блока 1 счета, значение которого увеличиваетс  (уменьшаетс ) ца единицу и поступает на входы шифраторов 5 и 31. На выходе шифратора 5 формируетс  значение контрольных разр дов, соответствующих такому значению блока 1 счета, которое он имел бы после выполнени  операции счета в направлении, обратном зада нному в счетчике. Если операци  счета выполнилась верно, то это значение блока 1 счета совпадает с тем значением , которое он имел до операции счета. Если при этом блок 2 контроль ных разр дов содержит корректное значение , т.е. значение, соответствующее тому значению блока 1 счета, которое он имел до операции счета, то на первый и второй входы блока 6 совпадени  поступают одинаковые значени  . При этом на его выходе формируетс  единичный сигнал и поступает через элемент ИЛИ 7 на установочный вход триггера 3 ошибки, запреща  его установку.29 of the delay unit 4 arrives at the synchronization input of the account unit 1, the value of which increases (decreases) by one unit and arrives at the inputs of the encoders 5 and 31. At the output of the encoder 5, the value of the check bits corresponding to the value of the account 1 that it would have after performing the counting operation in the direction opposite to that specified in the counter. If the operation of the account was executed correctly, then this value of block 1 of the account coincides with the value that it had before the operation of the account. If the block 2 control bits contains the correct value, i.e. the value corresponding to the value of block 1 of the account, which it had before the operation of the account, the same values are received on the first and second inputs of block 6 of coincidence. In this case, a single signal is formed at its output and is fed through the OR element 7 to the installation input of the trigger 3 error, prohibiting its installation.

Если операци  счета выполнилась неверно или блок 2 контрольных разр 20If the account operation was performed incorrectly or block 2 control bits 20

2525

3535

дов содержит некорректное значение, то его значение не совпадает со значением на выходе шифратора 5. При этом на выходе блока 6 совпадени  формируетс  нулевой сигнал, поступающий на второй вход элемента ИЛИ 7, на первый вход которого поступает нулевой сигнал с входа 8 запрета счета счетчика. Отрицательный импульс с выхода 30 блока 4 задержки через элемент ИЛИ 7 поступает на установоч- 30 ный вход триггера 3 ошибки. По спаду этого импульса триггер 3 устанавливаетс  в единицу. Единичный сигнал с выхода триггера 3 ошибки поступает на выход 14 ошибки счетчика.If the duplicate value contains an incorrect value, its value does not match the value at the output of the encoder 5. At the output of the matching block 6, a zero signal is generated that arrives at the second input of the OR element 7, the first input of which receives the zero signal from the counter count input 8. A negative pulse from output 30 of block 4 of delay through the element OR 7 is fed to the installation input of trigger 3 error. By the decay of this pulse, trigger 3 is set to one. A single signal from the output of the trigger 3 error arrives at the output 14 of the error counter.

Единичный сигнал с входа 10 запрета записи счетчика поступает на адресный вход мультиплексора 32, настраива  его на передачу значени  с второго информационного входа. На выходе шифратора 31 формируетс  значе- 1ние контрольных разр дов, соответствующих новому значению блока 1 счета г и через второй вход мультиплексора 32 поступает на информационный вход регистра 35.A single signal from the input 10 prohibiting the recording of the counter is fed to the address input of the multiplexer 32, setting it to transmit the value from the second information input. At the output of the encoder 31, the values of the first check bits corresponding to the new value of the block 1 of the count r are formed and through the second input of the multiplexer 32 are fed to the information input of the register 35.

Нулевой сигнал с входа 8 запрета счета через элемент И 33 поступает на первый вход элемента ИЛИ 34. Отрицательный импульс с выхода 30 блока 4 задержки через элемент ИЛИ 34 поступает на вход записи регистра 35. По фронту этого импульса в регистр 35 заноситс  значение контрольных разр дов, соответствующее текущему значению блока 1 счета.The zero signal from the input 8 of the prohibition of the account through the element AND 33 is fed to the first input of the element OR 34. The negative pulse from the output 30 of the block 4 delay through the element OR 34 is fed to the input of the register entry 35. On the front of this pulse, the value of the check bits is entered into the register 35 corresponding to the current value of block 1 of the account.

Таким образом, в режиме счета в течение одного такта счетчика значение блока 1 счета увеличиваетс Thus, in the counting mode, during one counter cycle, the value of the counting unit 1 increases

15753091575309

(уменьшаетс ) на единицу, а в блоке 2 запоминаетс  значение контрольных разр дов, соответствующее новому зна- чению блока 1 счета. Если операци  счета выполнилась неверно или блок 2 содержит некорректное значение, то триггер 3 ошибки устанавливаетс  в единицу. В противном случае его зна- ,Q чение не измен етс .(decreases) by one, and in block 2 the value of the control bits is stored, corresponding to the new value of block 1 of the account. If the counting operation was performed incorrectly or block 2 contains an incorrect value, then error trigger 3 is set to one. Otherwise, its value, Q, does not change.

В режиме хранени  на входы 8 иг 10 запрета счета и запрета записи счетчика подаютс  единичные сигналы. При этом блок 1 счета находитс  в режиме 15 хранени  информации, единичный сигнал через элемент ИЛИ 7 поступает на установочный вход триггера 3 ошибки, запреща  его установку, на входы элемента И 33 поступают единичные сигналы, с выхода которого единичный сигнал через элемент ИЛИ 34 поступает на вход записи регистра 35, запреща  запись в него.In the storage mode, single signals are given to the inputs 8 and 10 of the prohibition of the account and the prohibition of the recording of the counter. In this case, the counting unit 1 is in the information storage mode 15, a single signal through the OR element 7 arrives at the installation input of the error trigger 3, prohibits its installation, and the inputs of the AND 33 element receive single signals, from the output of which the single signal through the OR element 34 enters entry of the register 35, prohibiting write to it.

Таким образом, в режиме хранени  состо ние счетчика не измен етс , а значени  блока 1 счета и блока 2 контрольных разр дов поступают на выходы 13 и 15 данных и контрольных разр дов данных счетчика соответственно .Thus, in the storage mode, the state of the counter does not change, and the values of the block 1 of the account and the block 2 of the control bits arrive at the outputs 13 and 15 of the data and the control bits of the data of the counter, respectively.

Таким образом, недопустимый контролируемый код, возникающий при ошибочной работе счетчика в режиме установки или в режиме хранени , обнаруживаетс  в процессе счета и приводит к установке триггера ошибки.Thus, an invalid controlled code, which occurs when the counter operates incorrectly in the installation mode or in the storage mode, is detected during the counting process and causes the error trigger to be set.

Кроме того, неверное значение старшего разр да блока счета, возникающее в режимах установки, хранени  или счета и привод щее к недопустимому контролируемому коду, также обнаруживаетс  в процессе счета и приводит к установке триггера ошибки.In addition, an incorrect value of the higher bit of the counting block, which occurs in the setup, storage, or counting modes and leads to an unacceptable controlled code, is also detected during the counting process and causes an error trigger to be set.

4040

5050

Claims (1)

45 Формула изобретени 45 claims Счетчик с контролем ошибок, содержащий первый, второй и третий входы, первый, второй и третий выходы , блок счета , блок контрольных разр дов, триггер ошибки и блок за- держки, первый вход соединен с первым входом блока задержки, первый выход которого соединен с первым входом блока контрольных разр дов, выход блока счета соединен с вторым входом блока контрольных разр дов и первым выходом, выход триггера ошибки соединен с вторым выходом, о т л и ч а 55An error control counter containing the first, second and third inputs, the first, second and third outputs, the counting unit, the control bits block, the error trigger and the delay unit, the first input is connected to the first input of the delay unit, the first output of which is connected to the first input of the control bits block, the output of the counting block is connected to the second input of the block of control bits and the first output, the output of the error trigger is connected to the second output, about 55 and 55 45 Формула изобретени 45 claims 00 Счетчик с контролем ошибок, содержащий первый, второй и третий входы, первый, второй и третий выходы , блок счета , блок контрольных разр дов, триггер ошибки и блок за- держки, первый вход соединен с первым входом блока задержки, первый выход которого соединен с первым входом блока контрольных разр дов, выход блока счета соединен с вторым входом блока контрольных разр дов и первым выходом, выход триггера ошибки соединен с вторым выходом, о т л и ч а 5An error control counter containing the first, second and third inputs, the first, second and third outputs, the counting unit, the control bits block, the error trigger and the delay unit, the first input is connected to the first input of the delay unit, the first output of which is connected to the first input of the block of control bits, the output of the counting block is connected to the second input of the block of control bits and the first output, the output of the error trigger is connected to the second output, about 5 and 5 у 1at 1 ю щ и и с   тем, что, с целью увеличени  глубины контрол , в него введены четвертый и п тый входы, шифратор , блок совпадени  и элемент ИЛИ, второй, третий и четвертый входы сое динены соответственно с вторым, третьим и четвертым входами блока за держки, первый, второй и третий выхо ды которого соединены соответственно с первым, вторым и третьим входами блока счета, выход которого соединен с входом шифратора, выход которого соединен с первым входом блока совпа дени , первый выход блока задержки соединен с первым входом элемента ИЛИ, выход которого соединен с уста7530910In order to increase the depth of control, the fourth and fifth inputs, the encoder, the coincidence unit and the OR element are entered into it, the second, third and fourth inputs are connected to the second, third and fourth inputs of the block after the first, second and third outputs of which are connected respectively to the first, second and third inputs of the counting block, the output of which is connected to the input of the encoder, the output of which is connected to the first input of the matching unit, the first output of the delay block is connected to the first input of the OR element, exit which of connected usta7530910 ПОБОЧНЫМ входом триггера ошибки, третий и четвертый выходы блока задержки соединены соответственно с третьим и четвертым входами блока контрольных разр дов, выход которого соединен с третьим выходом и вторым входом блока совпадени , выход которого соединен с вторым входом элемента ИЛИ, п тый выход блока задержки соединен с четвертым входом блока счета, шестой выход блока задержки соединен с третьим входом элемента ИЛИ и п тым входом блока контрольных разр дов, п тый вход соединен с входом сброса триггера ошибки.By the error input of the error trigger, the third and fourth outputs of the delay unit are connected respectively to the third and fourth inputs of the check bits unit, the output of which is connected to the third output and the second input of the coincidence unit, the output of which is connected to the second input of the OR element, the fifth output of the delay unit is connected to the fourth input of the counting unit, the sixth output of the delay unit is connected to the third input of the OR element and the fifth input of the check bits unit, the fifth input is connected to the reset input of the error trigger. 5five 10ten 1515 Фиг.33