SU1564630A1 - Device for debugging multimodule central computer - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  отладки и оперативного контрол  сложных цифровых устройств различного назначени . Цель изобретени  - сокращение времени отладки и контрол , а также расширение функциональных возможностей по контролю ЦВМ с многомодульной структурой. Устройство дл  отладки многомодульной ЦВМ содержит отлаживающую ЦВМ, блок микропрограммного управлени , блок регистров, регистр отлаживаемой ЦВМ режимов, блок прерывани , блоки сопр жени  с функциональными модул ми, блок имитации модул . Устройство обеспечивает работу в следующих режимах: запись информации в функциональные модули, считывание информации из функциональных модулей отлаживаемой ЦВМ, имитацию работы ЦВМ. Пор док включени  того или иного режима работы определ етс  программой контрол  и отладки ЦВМ или же ручными действи ми оператора на клавиатуре диспле  того же устройства. Построение блока на основе микропрограммируемости позвол ет реализовать гибкий алгоритм управлени  системой, а использование ПЛМ в блоках прерываний и имитации модул  позвол ет значительно повысить эффективность контрол  и отладки. 7 ил.The invention relates to computing and can be used for debugging and operational control of complex digital devices for various purposes. The purpose of the invention is to reduce the time for debugging and monitoring, as well as to expand the functionality for monitoring digital computers with a multi-module structure. The device for debugging a multi-module digital computer contains a debugging digital computer, a firmware control block, a register block, a register of a debugging digital mode card, an interrupt block, interface modules with functional modules, a module for simulating a module. The device provides operation in the following modes: writing information to functional modules, reading information from functional modules of a debugging digital computer, simulating the operation of a digital computer. The order of switching on of one or another operation mode is determined by the control and debugging program of the digital computer, or by manual actions of the operator on the keyboard of the display of the same device. Building a block on the basis of microprogrammability allows implementing a flexible algorithm for controlling the system, and the use of a PLA in blocks of interrupts and module simulation allows one to significantly increase the efficiency of monitoring and debugging. 7 il.

Description

Устройство (фиг.1) содержит отлаживающую ЦВМ 1, блок 2 микропрограммного управлени , блок 3 регистров, регистр 4 режимов, блок 5 поразр дного сравнени , блоки 6.1...6.N сопр жени  с функциональными модул ми отлаживаемой ЦВМ, блок 7 имитации модул , информационный выход 8, информационный вход 9, группуThe device (Fig. 1) contains a debugging digital computer 1, microprogram control unit 2, a register block 3, a register of 4 modes, a bitwise comparison block 5, blocks 6.1 ... 6.N interface with the functional modules of the debugged digital computer, imitation block 7 module, information output 8, information input 9, group

10выходов пол  управлени , группу10 outputs control floor group

11выходов пол  управлени , вход 12 прерывани , выход 13 блока 7, группу 4 выходов, группу 15 выходов пол  управлени , выход 16, выход 17 синхронизации , информационные вход-выход 18 и 19, группу выходов 20 управлени , группу выходов 21, 22 и 23 пол  управлени , выход 2& бпокировки, группу 25 выходов, группу 2.6 выходов,,11 control field outputs, interrupt input 12, output 7 of block 7, output group 4, control field output group 15, output 16, synchronization output 17, informational input-output 18 and 19, control output group 20, output group 21, 22 and 23 control field, output 2 & bpkirovka, group of 25 exits, group of 2.6 exits,

Блок 6 св зан с функциональными модул ми и содержит регистр 27, двунаправленный шинный формирователь 28, элемент И 29, узел 30 пам ти.Block 6 is associated with functional modules and contains a register 27, a bidirectional bus driver 28, item 29, memory node 30.

Блок 7 содержит приемный регистр 31, передающий регистр 32, регистрBlock 7 contains the receiving register 31, transmitting the register 32, the register

33 настройки, узел 34 пам ти, шинный формирователь 35, элемент И 36.33 settings, memory node 34, bus driver 35, element 36.

Блок 2 содержит узел 37 выбора следующей микрокоманды, узел 38 хра нени  микрокоманд, регистр 30 микрокоманд , генератор 40 импульсов, элемент И 41, мультиплексор 42.Unit 2 contains a node 37 for selecting the next micro-command, a node 38 for storing micro-commands, register 30 for micro-commands, pulse generator 40, element 41, multiplexer 42.

Блок 3 содержит регистр 43 считывани  и регистр 44 записи.Block 3 contains a read register 43 and a write register 44.

Блок 5 содержит узел поразр дного сравнени , состо щий из последовательно соединенных элементов ЗК-2И 45, с подключенным к нему элементом НЕ 46, элементов НЕ 47 и ИЛИ 48 и триггера 49.Block 5 contains a one-bit comparison node, consisting of series-connected elements ЗК-2И 45, with the element NE 46 connected to it, the elements NOT 47 and OR 48 and the trigger 49.

Устройство дл  отладки многомодульной ЦВМ обеспечивает работу в следующих режимах: запись информации в функциональные устройства отлажи- ваемой ЦВМ (на фиг,1 не показано, на фиг.5 - блочные символы 1-12); считывание информации из функциональных устройств отлаживаемой ЦВМ (фиг.A device for debugging a multi-module digital computer provides operation in the following modes: recording information into functional devices of a debugged digital computer (in Fig. 1, not shown, in Fig. 5 - block symbols 1-12); reading information from functional devices of the debugging digital computer (FIG.

блочные символы 1-6, 13-17); имитацию работы отлаживаемой ЦВМ (фиг.5 и 6, блочные символы 1-6, 18-30).block characters 1-6, 13-17); imitation of work of the debugged digital computer (Figures 5 and 6, block symbols 1-6, 18-30).

Пор док включени  того или иного режима работы определ етс  программой отладки отлаживаемой ЦВМ или же ручными действи ми оператора на кла виатуре диспле  того же устройства.The order of switching on of one or another operation mode is determined by the debugging program of the debugging digital computer or by the operator’s manual actions on the display keyboard of the same device.

В режиме имитации устройство позвол ет произвести настройку на эаIn simulation mode, the device allows you to tune to

10ten

JQ И 4Q Jq and 4q

д$ ,d $,

646304646304

данный физический интерфейс внешней ЦВМ, определ ющую вхюдные и выходные линии св зи шин 18. Программа имитации отлаживающей ЦВМ может быть вызвана с определенной периодичностью или же по сигналам прерывани  с блока 5 поразр дного сравнени .This physical interface of an external digital computer that defines the input and output communication lines of buses 18. The simulated debugging digital computer simulation program can be triggered with a certain periodicity or by interrupt signals from block 5 of a bit comparison.

Устройство 1 работает в режимах записи и чтени  информации (информационные шины 8, 9, управл ющие шины II, 12).The device 1 operates in the modes of recording and reading information (information buses 8, 9, control buses II, 12).

В режиме записи дл  передачи каждого информационного слова ЦВМ 1 выработки тестовых воздействий и анализа реакций передает управл ющее, а затем информационное слово (фиг.7, блочные символы 31-39).In the recording mode, for transmitting each information word, the DVR 1 generates test actions and analyzes the reactions transmits the control and then the information word (Fig. 7, block symbols 31-39).

В режиме чтени  ЦВМ 1 передает управл ющее слово, а затем производит считывание информационного слова (фиг.7, блочные символы 31-36, 40).In the read mode, the digital computer 1 transmits a control word and then reads the information word (Fig. 7, block symbols 31-36, 40).

Устройство дл  отладки многомодульной ЦВМ работает следующим образом .A device for debugging a multi-module digital computer operates as follows.

В исходном состо нии с выхода узла 38 и соответственно с выхода регистра 39 по тине 10 передаетс  сиг15In the initial state from the output of the node 38 and, respectively, from the output of the register 39, signal 15 is transmitted through line 10 to

2020

2525

5050

5555

нал Готовность приемника (Г ).cash Receiver readiness (D).

ЦВМ 1 выставл ет по шине 8 управл ющее слово и передает по выходу 11 сигнал синхронизации передачи, который через мультиплексор 42 поступает на вход узла 37, в результате чего по очередному перепаду сигнала с генератора 40 импульсов на выходе узла 37 формируетс  и передаетс  в узел 38 новый адрес, по которому выбираетс  друга  микрокоманда (фиг.5, блочные симвопы 1-6).На выходе узла 38, а по сигналу с генератора 40 импульсов и на выходе регистра 39 формируетс  сигнал, который синхронизирует запись управл ющего слова в регистр 4.The digital computer 1 sets up a control word on bus 8 and transmits a transmission synchronization signal at output 11, which through multiplexer 42 enters the input of node 37, as a result of which the next differential signal from the generator of 40 pulses at the output of node 37 is generated and transmitted to node 38 A new address at which another microcommand is selected (Fig. 5, block sync 1-6). At the output of node 38, and a signal from the pulse generator 40 and the output of register 39 generate a signal that synchronizes the control word to register 4.

Управл ющее слово содержит два значащих пол  о Первое поле содержит признак записи (считывани ) и двоичный код заданного регистра отлаживаемой ЦВМ или код регистров 31, 32 и 33. Второе поле содержит код начального адреса соответствующей микрокоманды блока 2.The control word contains two significant fields. The first field contains the read (write) flag and the binary code of the specified register of the debugging digital computer or the register code 31, 32 and 33. The second field contains the initial address code of the corresponding microcommand of block 2.

Рассмотрим случай, когда в управл ющем слове задан режим записи в один из регистров отлаживаемой ЦВМ.Consider the case when the control word is set to the write mode in one of the registers of the debugged digital computer.

Код адреса с признаком записи передаетс  с регистра 4 по выходу 14 ь блоки 6 и 7 на входы узлов 30 и 34An address code with a write attribute is transmitted from register 4 to output 14 of block 6 and 7 to the inputs of nodes 30 and 34

пам ти, выполненных на программно-логических матрицах. В данном случае задан регистр отлаживаемой ЦВМ, наход щийс  в i-м функциональном модуле . Соответственно узел 30 пам ти 1-го блока 6 настроен на соответствующую группу кодов адреса, задающих регистры этого функционального модул . Далее запускаетс  микропрограмма , начальный адрес которой загружаетс  из пол  регистра 4 режимов.memory made on software logic matrices. In this case, the register of the debugged computer is specified, which is in the ith function module. Accordingly, the node 30 of the memory of the 1st block 6 is configured on the corresponding group of address codes defining the registers of this function module. Next, the firmware is started, the starting address of which is loaded from the half of the register of 4 modes.

Далее в соответствии с микропрограммой на выходе регистра 39 формируетс  и передаетс  по шине 10 сиг- кал Готовность приемника Гпр , одновременно мультиплексор 42 настраиваетс  на прием сигнала синхронизации (фиг.5, блочные символы 7-12). Узел 37 при выполнении микропрограммы считывает каждый последующий адрес с регистра 39, который в свою очередь принимает этот адрес в составе очередной микрокоманды с узла 38. ЦВМ 1 выставл ет по выходу 8 информацией- ное слово и передает сигнал синхронизации , по которому выбираетс  нова  микрокоманда с узла 38 и передаетс  на входы регистра 39.Further, in accordance with the firmware, the output of the register 39 is generated and transmitted over the 10-bus bus Ready receiver Gpr, at the same time multiplexer 42 is configured to receive the synchronization signal (figure 5, block symbols 7-12). When the firmware is executed, the node 37 reads each subsequent address from the register 39, which in turn receives this address as part of the next microcommand from the node 38. DVM 1 sets an information word on output 8 and transmits a synchronization signal, which selects the new microcommand node 38 and is transmitted to the inputs of register 39.

В составе этой микрокоманды присутствует бит записи в регистр 44, в результате чего информационное слово записываетс  в указанный регистр. Код адреса регистра, принадлежащий к области адресов взаимодействи  с i-м блоком 6 и записанный ранее в регистр 4 передаетс  по шине 14 на входы узлов 30 и 34 пам ти. В соответствии с микропрограммой блок 2 к передает по шине 15 на входы узлов пам ти 30 и 34 сигналы, организующие запись информационного слова в заданньй регистр отлаживаемой ЦВМ. По ходу выполнени  этой операции на выходе узла 30 пам ти 1-го блока 6 формируетс  сигнал, переключающий регистр 27 в режим последовательного сдвига, далее производитс  последовательна  перезапись информации с регистра 44 в регистр 27 того же блока 6.The composition of this microcommand contains a write bit to register 44, as a result of which the information word is written to the specified register. A register address code belonging to the region of interaction addresses with i block 6 and previously recorded in register 4 is transmitted via bus 14 to inputs of memory nodes 30 and 34. In accordance with the firmware, block 2 k transmits via bus 15 to the inputs of memory nodes 30 and 34 signals that record the information word in a given register of the debugged digital computer. In the course of this operation, at the output of the memory node 30 of the 1st block 6, a signal is generated that switches the register 27 to the sequential shift mode, then the information from the register 44 is sequentially overwritten into the register 27 of the same block 6.

Последовательна  передача производитс  следующим образом.Serial transmission is performed as follows.

На вход элемента И 41 блока 2 подаетс  потенциальный сигнал разрешени  сдвига, на другой вход - тактовые импульсы с генератора 40. На выходе этого элемента формируютс  импульсы сдвига, которые поступают в сдвиговую цепь регистра 44, переключенногоThe input element And 41 of block 2 is supplied with a potential shift resolution signal, to another input — clock pulses from generator 40. At the output of this element, shift pulses are generated, which enter the shift circuit of register 44 switched

00

5five

00

5 five

00

5five

00

5five

00

5five

в режим последовательного сдвига сигналом с регистра 39 блока 2. Кроме того , сигналы сдвига поступают через шину 17 сдвига в сдвиговые цепи регистров 27 .in the sequential shift mode signal from the register 39 of the block 2. In addition, the shift signals are received through the bus 17 shift in the shift circuit of the registers 27.

Информаци  подаетс  однофазным кодом с выхода регистра 44 через шину 16 на входы регистров 27, запись же производитс  в тот блок 6, который задан диапазоном кодов адреса с регистра 4. Таким образом, происходит запись информации в регистр 27 блока 6. По окончании последовательной передачи информации микропрограмма формирует сигнал, который в свою очередь вызывает по вление сигнала на выходе узла 30, переключающего двунаправленный шинный формирователь 28, и передачу информации с выхода регистра 27 в информационные шикы 191 (вход-выход ) . Таким образом, информационное слово передаетс  по этим шинам в функциональный модуль отлаживаемой ЦВМ, в котором имеютс  двунаправленные шины , подключенные к информационным входам регистров. Выходы регистров модул  через коммутаторы подключены на ту же шину. Затем с другого выхода того же узла пам ти по шинам 20 .передаетс  сигнал записи, который поступает на вход синхронизации записи заданного регистра. Цепь записи с блока управлени  в функциональном модуле ЦВМ объединена с сигналом аналогичного назначени , поступающим из шин 2С монтажным ИЛИ. Таким образом, производитс  запись информации с регистра 27 в заданньй регистр функционального модул  отлаживаемой ЦВМ.The information is supplied with a single-phase code from the output of register 44 via bus 16 to the inputs of registers 27, while recording is performed in that block 6, which is specified by the range of address codes from register 4. Thus, information is recorded in register 27 of block 6. Upon completion of the sequential transmission of information the firmware generates a signal, which in turn causes the appearance of a signal at the output of the node 30 switching the bi-directional bus driver 28, and the transmission of information from the output of the register 27 to the information slots 191 (input-output). Thus, the information word is transmitted over these buses to the function module of the debugged digital computer, in which there are bi-directional buses connected to the information inputs of the registers. The outputs of the module registers through the switches are connected to the same bus. Then, from another output of the same memory node, a write signal is transmitted to the buses 20. This signal is fed to the write synchronization input of the specified register. The write circuit from the control unit in the function module of the digital computer is combined with a signal of a similar purpose, coming from the 2C bus by the OR installation. Thus, information is recorded from register 27 to the specified register of the function module of the debugged digital computer.

В режиме считывани  управл ющее слово также записываетс  в регистр 4. В узел 37 загружаетс  начальный адрес другой микропрограммы. Код адреса также передаетс  на входы узлов 30, 34. Далее микропрограмма формирует и передает по шинам 15 сигнал, вызывающий на выходе узла 30 формирование сигнала опроса заданного регистра функционального устройства ЦВМ, который передаетс  по шинам 20 и вызывает подключение заданного регистра к входу-выходу 19 (фиг.5,блочные символы 13-17). Двунаправленный шинный формирователь 28 в исходном состо нии пропускает сигналы шин 19 на вход регистра 27. Затем формируетс  сигнал записи в регистр 27 по сигналу с шин 15 и информаци  о соIn read mode, the control word is also written to register 4. In node 37, the starting address of the other firmware is loaded. The address code is also transmitted to the inputs of the nodes 30, 34. Next, the firmware generates and transmits a signal through the buses 15 that causes the output of the node 30 to form a polling signal for a given register of a digital computer function device, which is transmitted over buses 20 and causes the connection of a given register to input-output 19 (figure 5, block symbols 13-17). The bi-directional bus driver 28 in its initial state passes the signals of buses 19 to the input of register 27. Then a write signal to register 27 is generated by a signal from buses 15 and information about

сто нии заданного регистра параллельным кодом записываетс  в регистр 27. Далее в соответствии с микропрограммой регистр 27 переводитс  в режим последовательного сдвига, задаетс  разрешающий уровень сигнала на вход элемента И 29, одновременно в режим последовательного сдвига устанавливаетс  регистр 43 блока 3 и производитс  последовательна  передача информации с регистра 27 через элемент И 29, шину 13 в регистр 43 блока 3. Сдвиг регистров осуществл етс  сигналами сдвига, формируемыми на выходе элемента И 41 блока 2 и передаваемыми в блок 3 по шине 17 в блоки 6. По окончании передачи слова на выходах регистра 43 и соответственно на входе 9 выставл етс  информационное слово о состо нии заданного регистра отлаживаемой ЦВМ.When the specified register is set, a parallel code is written into register 27. Next, in accordance with the firmware, register 27 is switched to the sequential shift mode, the enabling signal level to the input of the And 29 element is set, the register 43 of the block 3 is simultaneously set to the sequential shift mode, and register 27 through the element 29, the bus 13 into the register 43 of the block 3. The shift of the registers is carried out by the shift signals generated at the output of the element 41 of the block 2 and transmitted to the block 3 via the bus e 17 blocks 6. After a transmission word in the register 43 and the outputs of respectively the inlet 9 exhibited an information word on a state of a predetermined register debugged DCM.

Микропрограмма формирует сигнал готовности иг передачи информации Гг,д, который передаетс  по выходу 10 в ЦВМ 1, Последн   организует считывание информации с входа 9, по окончании которого передаетс  по выходу 11 сигнал подтверждени  приема II р, далее производит анализ и продолжает выполнение заданной программы.The firmware generates a readiness signal for the information transfer Gg, d, which is transmitted on output 10 to digital computer 1. The latter organizes the reading of information from input 9, after which it sends an acknowledgment signal II p on output 11, then analyzes and continues the specified program.

Рассмотрим работу устройства в части выполнени  режима имитации внешних устройств.Consider the operation of the device in the implementation of the imitation mode of external devices.

В начале работы производитс  настройка блока 7 на имитацию данного типа вычислительного устройства,при этом производитс  распределение линий св зи в шине 18 на входные и выходные . Дл  этого ЦВМ 1 передает управл ющее слово с адресным полем, в котором задан код работы с узлом 34 пам ти блока 7. Затем передаетс  информационное слово, которое через выход 8,регистр 44, выход 16 записываетс  в регистр 33 блока 7 (фиг.6, блочные сигналы 18-21). Сдвиг регистра 33 осуществл етс  по шине 16, разрешение на работу в режиме последовательного сдвига вырабатываетс  на выходе узла 34 под действием сигнало с шины 15,задаваемых блоком 2.At the beginning of the work, the block 7 is set up to simulate this type of computing device, and the communication lines in the bus 18 are distributed to the input and output. For this, PC 1 transmits a control word with an address field in which the operation code for memory block 34 of block 7 is set. Then, an information word is transmitted that through output 8, register 44, output 16 is written to register 33 of block 7 (Fig.6 , block signals 18-21). The shift of the register 33 is carried out on the bus 16, the permission to operate in the sequential shift mode is generated at the output of the node 34 under the action of a signal from the bus 15 specified by block 2.

По окончании записи в регистр 33 блок 7 считаетс  настроенным на имитацию заданного типа ВУ Это определ етс  наличием единичных и нулевых сигналов на отдельных разр дах этого регистра. Каждый разр д регистра 33 подключен к управл ющему входу соUpon completion of writing to register 33, block 7 is considered tuned to simulate a given type of slave. This is determined by the presence of single and zero signals at individual bits of this register. Each register bit 33 is connected to a control input with

5five

00

5 five

00

5five

00

5five

00

5five

ответствующего элемента с трем  состо ни ми , вход щего в состав шинного формировател  35. Количество этих элементов в формирователе 35 соответствует разр дности регистров 32 и 33, а к информационным входам этих элементов подключены соответствующие выходы разр дов регистра 32. Таким образом, элементы (35), имеющие по управл ющему входу разрешающий уровень сигнала, подключают выход соответствующего разр да регистра 32 к / шине 18 и назначают выходными лини ми, а элементы (35), имеющие запрещающий уровень сигнала на том же входе, остаютс  по выходу в состо нии высокого импеданса. Так как шина 18 подключена к информационным входам регистра 31, то разр ды, имеющие по входам без-; различное состо ние, относ тс  к входным лини м св зи.of the corresponding element with three states, part of the bus driver 35. The number of these elements in the driver 35 corresponds to the size of the registers 32 and 33, and the corresponding outputs of the register bits 32 are connected to the information inputs of these elements. ), which have a permitting signal level at the control input, connect the output of the corresponding register bit to the bus 18 and designate the output lines, and elements (35) that have a forbidding signal level at the same input remain at the output in a high impedance state. Since the bus 18 is connected to the information inputs of the register 31, the bits having no input on the inputs; different state, refer to the input lines.

Выдача сигналов по шине 18 производитс  аналогично описанному. При этом вместо регистра 33 задействует- с  регистр 32„ Сигналы с выхода регистра 32 передаютс  через элементы (35) в шину 18 (фиг.6, блочные символы 22-26)о Считывание информации с шины 18 производитс  по управл ющему слову, при этом информаци  параллельным кодом записываетс  в регистр 31, затем передаетс  последовательным кодом через элемент И 36 по выходу 13 в регистр 43, с которого считываетс  в устройство I (фиг,6, блочные символы 27-30). Управление регистрами, участвующими в последовательной передаче информации, осуществл етс  блоками 2 и 7.Signals are issued over bus 18 in a manner similar to that described. In this case, instead of register 33, it activates the register 32. Signals from the output of register 32 are transmitted via elements (35) to bus 18 (Fig. 6, block symbols 22-26) about. Reading information from bus 18 is performed on the control word, while information in parallel code is written to register 31, then transmitted by a serial code through AND 36 on output 13 to register 43, from which I is read into device I (FIG. 6, block symbols 27-30). The registers involved in the sequential transmission of information are controlled by blocks 2 and 7.

Рассмотрим работу устройства с формированием сигнала Прерывание.Consider the operation of the device with the formation of the signal Interrupt.

В регистр 31 блока 7 записываетс  из ЦВМ 1 константа, задающа  параметры ожидаемого входного сигнала. Запись в регистр производитс  аналогично описанному. Регистр 31 подсоединен по выходам его разр дрв на вход узла 5 поразр дного сравнени  блока, где каждый из п-1 разр дов регистра подключен к входу соответствующего элемента ЗИ-2ИЛИ 45, а n-й разр д (знаковый) - к элементу НЕ 46 (п - общее количество разр дов регистра 3).In register 31 of block 7, a constant is written from the digital computer 1 setting the parameters of the expected input signal. Writing to the register is done in the same way as described. Register 31 is connected at the outputs of its bit size to the input of node 5 of bitwise comparison of the block, where each of the n-1 register bits is connected to the input of the corresponding element ZI-2ILI 45, and the n-th bit (sign) - to the element NO 46 (n is the total number of register bits 3).

Шина 18 подключена к входам элементов ЗИ-2ИЛИ 45 и через элементы НЕ 47 к другим входам элементов ЗИ-2ИЛИ 45 (фиг.4), т.е. в отсутствии сигнала с заданными параметрами на выходах всехBus 18 is connected to the inputs of the elements ZI-2ILI 45 and through the elements NOT 47 to the other inputs of the elements ZI 2ILI 45 (FIG. 4), i.e. in the absence of a signal with the specified parameters at the outputs of all

элементов ЗИ-2ИЛИ 45 и соответственно на выходе элемента ИЛИ 48 присутствуют сигналы нулевого уровн . При по влении сигнала с заданными параметрами (лини  св зи задаетс  сигналом еди- ничного уровн  на одном из разр дов регистра 31) на выходе соответствующего элемента ЗИ-2ИЛИ 45 по вл етс  сигнал единичного уровн , который через элемент ИЛИ 48 включает триггер 49. С выхода триггера сигнал передаетс  в устройство 1, что вызывает включение программы имитации (фиг.7, блочные символы 31-41). Вход установки в исходное состо ние триггера 49 управл етс  с блока 20ZI-2ILI 45 elements and, accordingly, at the output of the OR 48 element, there are zero level signals. When a signal with specified parameters (a communication line is specified by a single level signal at one of the bits of register 31) appears, a single level signal appears at the output of the corresponding ZI-2IL 45 element, which through the OR 48 element turns on the trigger 49. the trigger output signal is transmitted to device 1, which causes the simulation program to turn on (FIG. 7, block symbols 31-41). The setup input to the initial state of the trigger 49 is controlled from block 20

Таким образом, предложенное устройство позвол ет вести отладку и контроль многомодульным ЦВМ, при этом блоки 6 и 7 могут размещатьс  на значительном удалении как друг от друга, так и от других блоков и устройств системы. Это качество достигнуто за счет одинаковой организации взаимо- действи  с каждым из этих блоков с использованием одного и того же набора шин 13-17. Количество линий св зи в канале, образованном шинами 13-17, незначительно за счет исполь- зовани  последовательных передач информации .Thus, the proposed device allows debugging and monitoring of multi-module digital computers, while blocks 6 and 7 can be placed at a considerable distance both from each other and from other blocks and devices of the system. This quality is achieved due to the same organization of interaction with each of these units using the same set of tires 13-17. The number of communication lines in the channel formed by tires 13-17 is insignificant due to the use of sequential information transmissions.

Claims (1)

Формула изобретени Invention Formula Устройство дл  отладки многомодульной ЦВМ, содержащее блок микропрограммного управлени , блок поразр дного сравнени , блок регистров, регистр режимов, причем первый вход логического услови  блока микропрограммного управлени  подключен к входу устройства дл  подключени  к шине управлени  отлаживающей ЦВМ, перва  группа выходов пол  управлени  блока микропрограммного управлени  соединена-с входом устройства дл  подключени  к шине адреса отлаживающей ЦВМ, втора  и треть  группы выходов пол  управлени  блока микропрограммного управлени  соединены с первой и второй группами информационных входов блока регистров, первый выход пол  синхронизации блежа микропрограммного управлени  соединен с входом синхронизации блока регистров, четверта  группа выходов блока микропрограммного управлени  соединена с группой информационных входов ре10A device for debugging a multi-module digital computer containing a microprogram control unit, a bitwise comparison unit, a register block, a mode register, the first input of the logic condition of the microprogram control unit connected to the input of the device for connecting to the control bus of the debugging digital computer, the first group of output control field of the microprogram control unit connected to the input of the device to connect to the address bus of the debugging digital computer, the second and third group of outputs of the control field of the microprogram unit pack ION coupled to the first and second groups of information inputs of registers block, a first output field sync blezha firmware control input connected to the synchronization register block, the fourth block group microprogram control outputs coupled to a group of information inputs PE10 1515 25 зо 25 so 2020 3535 ,« 5 ," five 00 5five гистра режима,- перва  группа выходов которого соединена с второй группой входов логического услови  блока микропрограммного управлени , втора  группа информационных входов регистра режимов подключена к входам устройства дл  подключени  к информационной отлаживающей ЦВМ и к третьей группе инс юрмапионных входов блока регистров , группа выходов которого соединена с входом устройства дл  подключени  к информационной шине отлаживающей ЦВМ, выход устройства дл  подключени  к входу прерывани  отлаживающей U3M соединен с выходом блока поразр дного сравнени , вход блокировки которого соединен с вторым выходом полл синхронизации блока микропрограммного управлени , о т л и ч а ю- щ е е с   тем, что, с цапью сокращени  времени отладки ЦВМ модульной структуры, в него введены блок имитации модул , N блоков сопр жени  с функциональными модул ми отлаживаемой ЦВМ (где N - число модулей в отлаживаемой ЦВМ), причем блок имитации модул  содержит приемный регистр, передающий регистр, регистр настройки , элемент И, шинный формирователь, узел пам ти, а каждый i-й блок сопр жени  с функциональными модул ми (i 1...N) содержит регистр, двунаправленный шинный формирователь, эле- мент И и узел пам ти, причем группа выходов приемного регистра блока имитации модул  соединена с первой группой информационных входов блока поразр дного сравнени , втора  группа информационных входов которого  вл етс  группой входов устройства дл  соединени  с группой информационных входов-выходов отлаживаемой ЦВМ, с первой группой информационных входов приемного регистра блока имитации модул  i: с группой выходов шинного формировател  блока имитации модул , адресные и информационные входы гаин- ного формировател  блока имитации модул  соединены соответственно с выходами регистра настройки и передающего регистра блока имитации модул , входы записи-считывани  передающего регистра , регистра настройки и приемного регистра блока имитации модул  соединены с выходом блока регистров, а также с входами записи-считывани  регистров N блоков сопр жени  с функциональными модул ми отлаживаемойthe mode hystera — the first group of outputs of which is connected to the second group of inputs of the logic condition of the microprogram control unit; the second group of information inputs of the mode register is connected to the inputs of the device for connection to the information debugging digital computer and to the third group of inspectors of the block of registers, the group of outputs of which is connected to the input of the device for connecting to the information bus of the debugging digital computer, the output of the device for connecting to the interrupt input of the debugging U3M is connected to the output of the block bit comparison, the blocking input of which is connected to the second output of the synchronization field of the firmware control block, is due to the fact that, with the speed reduction circuit of the CMV of the modular structure, a modulation unit N, interface blocks with functional modules of the debugged digital computer (where N is the number of modules in the debugged digital computer), the module of the module simulation contains the receiving register, the transmitting register, the setting register, the And element, the bus driver, the memory node, and each i-th block function couplings The main modules (i 1 ... N) contain a register, a bidirectional bus driver, an element And a memory node, the output group of the receiving register of the module simulation module is connected to the first group of information inputs of the bit comparison block, the second group of information inputs which is a group of device inputs for connecting with a group of information I / O of a debugging digital computer, with the first group of information inputs of the receive register of the modulating module i: with the group of outputs of the bus driver of the block imitating Module data, address and information inputs of the modular driver of the module simulation module are connected respectively to the outputs of the tuning register and the transmitting register of the module simulation module, the write-read inputs of the transmitting register, the tuning register and the receiving register of the module of the simulation module are connected to the output of the register block, and with inputs for reading and reading of registers N of interfacing blocks with functional modules ЦВМ, вход записи приемною регистра блока имитации модул  соединен с первым выходом пол  синхронизации блока микропрограммного управлени  и с входами записи считывани  регистров N блоков сопр жени  с функциональными модул ми отлаживаемой ЦВМ, перва  группа адресных входов узла пам ти блока имитации модул  соединена с BTO рой группой выходов регистра режимов и с первой группой выходов региона режимов и с первыми группами адресных входов узлов пам ти блоков сопр жени  с функциональными модул ми отлаживаемой ЦВМ, втора  группа адресных входов узла пам ти блока чмита- ции модул  соединена с п той группой выходов пол  управлени  блока микропрограммного управлени  и с вторыми группами адресных входов узлов пам ти N блоков сопр жени  с функциональными модул ми отлаживаемой ЦВМ, в блоке имитации модул  втора  группа информационных входов приемного ро- гйстра соединена с первой группой выхрдов узла пам ти, втора  и треть  группы выходов узла пам ти соединены с группами информационных входов передающего регистра и регистра настройки соответственно, выход прием- наго регистра соединен с первым дом элемента И, выход узль пам ти соThe digital computer, the input of the record register of the module simulation module is connected to the first output of the synchronization field of the firmware control block and to the register write read inputs of the N interface blocks with the functional modules of the debugging digital computer, the first group of address inputs of the module module simulation block is connected to the second group the outputs of the register of modes and with the first group of outputs of the region of modes and with the first groups of address inputs of the nodes of the memory of the interfacing blocks with the functional modules of the debugged digital computer, the second group of address the inputs of the module memory node of the module are connected to the fifth group of outputs of the control field of the firmware control unit and the second groups of address inputs of the memory nodes N of the interface blocks with the functional modules of the debugging digital computer, in the module imitation module the second group of information inputs of the receiving module - the gistra is connected to the first group of outlets of the memory node, the second and third groups of the outputs of the memory node are connected to the groups of information inputs of the transmitting register and the tuning register, respectively, the output of the receiving and returning istra connected to the first building element, and output from the memory uzl 00 5five динен с вторым входом элемента И, выход которого соединен с выходами элементов И N блоков сопр жени  с функциональными модул ми отлаживаемой ЦВМ и подключен к входу логического уровн  блока регистров, в i-м блоке сопр жени  с функциональными модул ми отлаживаемой ЦВМ группа выходов регистра соединена с группой информационных входов двунаправленного шинного формировател , группа информационных входов выходов которого  вл етс  группой информационных входов выходов устройства дл  подключени  к i-му функциональному модулю отлаживаемой ЦВМ, группа выходов двунаправленного шинного формировател  соединена с группой информационных входов регистра, вход разрешени  которого соединен с первым выходом узла пам ти, второй выход которого соединен с входом управлени  двунаправленного шинного формировател , группа выходов узла пам ти  вл етс  группой выходов устройства дл  подключени  к управл ющим группам входов соответствующего функционального модул  отлаживаемой ЦВМ, третий выход узла пам ти соединен с первым входом элемента И, второй вход которого соединен с выходом регистра.dinene with the second input of the element I, the output of which is connected to the outputs of the elements AND N interface blocks with the functional modules of the debugged digital computer and connected to the input of the logic level of the register block, in the i-th interface block of the functional modules of the debugging digital computer the group of outputs of the register is connected with the group of information inputs of a bidirectional bus driver, the group of information inputs of the outputs of which is a group of information inputs of the outputs of the device for connecting to the i-th function module, debugging The digital computer, a group of outputs of a bidirectional bus driver, is connected to a group of information inputs of the register, the enable input of which is connected to the first output of the memory node, the second output of which is connected to the control input of a bi-directional bus driver, the group of outputs of the memory node is a group of outputs of the device control groups of inputs of the corresponding functional module of the debugging digital computer, the third output of the memory node is connected to the first input of the And element, the second input of which is connected to the output home register. tt 2424 4-four- i i 4040 II 4141 ,17Ф15, 17F15 Фиг.22 15646301564630 V0V0 2121 ъсъс 2323 99 8eight 2121 4444 2222 k k 1313 1717 16sixteen Фиг.ЗFig.Z (3(3 CJEDCjed JLILIIJLJLILIIJL Гг--«- Gg - “- ШЮShyu i. i. KOnpt Ba2KOnpt Ba2 WW г g №MXQti№MXQti Фа&5F & 5 ШШСчцтSHShSchtst №W - -Ргг7/No. W - -Rgg7 / L. fl/tfrL. fl / tfr Т Сдби №7i-4 s43T Sdbi №7i-4 s43 LL L/«WrJL / "WrJ .//-Ж.//-Ж f-ffjt.f-ffjt. §§ r-tOИСШ8 r-tOISSh8 r-4fСдбиг r-4fSdbig Сдбиг Рг31- РгЬЗSdbig Pr31- PrgZ г-&g- & ИСШ8- Рг&4ISSh8- Pr & 4 Гпд Рг43- Ш9Gpd Rg43-Sh9 -25.-25. СдвигShift Рг44- Рг32Pr44- Prg32 Рг32+Ш18Pr32 + Sh18 Фиг. 6FIG. 6 I/I / Ш1Ш1 G ПУСК G START зЈsЈ - .-. r-,r-, шдготУС shdotus 35 35 Фив. 7Thebes. 7 Редактор М.КелемешEditor M.Kelemes Составитель А.Сиротска Compiled by A.Sirotska Техред М.Ходанич Корректор О.КравцоваTehred M. Khodanich Proofreader O. Kravtsova Заказ 1161Order 1161 Тираж 567Circulation 567 ВНИ1ШИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска  наб., д. 4/5All-Union Scientific Research Institute of State Committee for Inventions and Discoveries at the State Committee on Science and Technology of the USSR 4/5, Moscow, Zh-35, Raushsk nab. 113035 -J8--J8- Г прогр. I имитацииG prog. I imitation ®® ПодписноеSubscription