SU1543570A1 - Device for a-d conversion of television signal - Google Patents
Device for a-d conversion of television signal Download PDFInfo
- Publication number
- SU1543570A1 SU1543570A1 SU874338897A SU4338897A SU1543570A1 SU 1543570 A1 SU1543570 A1 SU 1543570A1 SU 874338897 A SU874338897 A SU 874338897A SU 4338897 A SU4338897 A SU 4338897A SU 1543570 A1 SU1543570 A1 SU 1543570A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- adder
- signal
- inputs
- Prior art date
Links
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к телевизионной технике. Цель изобретени - повышение точности преобразовани . Устройство содержит аналоговый коммутатор 1, блок 2 формировани тестового сигнала, АЦП 3, блок 4 формировани адреса, блок 5 вычислени значени поправки, эл-т И 6, тактовый г-р 7, блок пам ти 8, сумматор 9 и блок 10 регенерации синхроимпульсов. Цель достигаетс путем обеспечени коррекции динамической погрешности. 4 з.п. ф-лы, 2 ил.The invention relates to television technology. The purpose of the invention is to improve the accuracy of the conversion. The device contains an analog switch 1, a test signal generation unit 2, an A / D converter 3, an address generation unit 4, a correction value calculation unit 5, an AND 6 unit, a clock rm 7, a memory block 8, an adder 9 and a sync pulse regeneration unit 10 . The goal is achieved by providing a dynamic error correction. 4 hp f-ly, 2 ill.
Description
То |СThat | C
соwith
СЛ 4SL 4
фиг. 1FIG. one
Изобретение относитс к телевизионной технике и может быть использовано в телевизионных устройствах с цифровой обработкой сигналов.The invention relates to television technology and can be used in television devices with digital signal processing.
Цель изобретени - повышение точности преобразовани путем коррекции динамической погрешности.The purpose of the invention is to improve the accuracy of the conversion by correcting the dynamic error.
На фиг.1 представлена структурна электрическа схема устройства дл аналого-цифрового преобразовани телевизионного сигнала; на фиг.2 - временные диаграммы, по сн ющие его работу .Fig. 1 shows a structural electrical circuit of an apparatus for analog-to-digital conversion of a television signal; 2 shows timing diagrams for his work.
Устройство дл аналого-цифрового преобразовани телевизионного сигнала (фиг.1) содержит аналоговый коммутатор 1, блок 2 формировани тестового сигнала, аналого-цифровой преобразователь (АЦП) 3 блок 4 формировани адреса, блок 5 вычислени значени поправки, элемент И 6, тактовый генератор 7, блок 8 пам ти, сумматор 9, блок 10 регенерации синхроимпульсов.The device for analog-digital conversion of a television signal (Fig. 1) contains an analog switch 1, a test signal generation unit 2, an analog-digital converter (ADC) 3 an address generation unit 4, a correction value calculation unit 5, element 6, a clock generator 7 , block 8 of memory, adder 9, block 10 of regeneration of clock pulses.
Блок 2 формировани тестового сиг- нала содержит цифроаналоговый преобразователь (ЦАП) 11, сумматор 12, первый счетчик 13, коммутатор 1, второй счетчик 15The test signal generating unit 2 contains a digital-to-analog converter (D / A converter) 11, an adder 12, a first counter 13, a switch 1, a second counter 15
Блок k формировани адреса содержит регистр 16 и сумматор 17.The address generation unit k contains a register 16 and an adder 17.
Блок 5 вычислени значени поправки содержит регистр 18 и сумматор 19; Блок 10 регенерации синхроимпульсов содержит регистр 20, элемент И 21 синхроселектбр 22, первый 23 и второй 2 одновибраторы.The correction value calculation unit 5 comprises a register 18 and an adder 19; Block 10 regeneration sync pulses contains a register 20, the element And 21 sync selector 22, the first 23 and the second 2 one-shot.
Устройство дл аналого-цифрового преобразовани телевизионного сигнала работает следующим образом.A device for analog-digital conversion of a television signal operates as follows.
В интервале времени (фиг.2,аIn the time interval (figure 2, and
внутри синхроимпульсов входного телевизионного сигнала (на плоских участках вершин синхроимпульсов) производитс коррекци погрешностей преобразовани , а в остальных интервалах времени - непосредственно аналого-цифровое преобразование телевизионного сигнала.Inside the sync pulses of the input television signal (on the flat parts of the vertices of the sync pulses), the conversion errors are corrected, and in the remaining time intervals the analogue-digital conversion of the television signal is performed.
В режиме аналого-цифрового преоб- разовани входной телевизионный сигнал через аналоговый коммутатор 1 поступает на сигнальный вход АЦП 3. Цифровой сигнал с выхода АЦП 3 поступает на первый вход сумматора 9, в котором суммируетс с сигналом поправки , поступающим с выхода блока 8 пам ти. Далее с выхода сумматора 9 через блок 10 регенерации синхроимIn the analog-digital conversion mode, the input television signal through the analog switch 1 is fed to the signal input of the ADC 3. The digital signal from the output of the ADC 3 is fed to the first input of the adder 9, which is summed with the correction signal coming from the memory block 8. Next, from the output of the adder 9 through the block 10 regeneration sync
0 0
Ј J
,„, „
5 five
00
5five
5555
пульсов цифровой телевизионный сигнал поступает на выход устройства.The pulses of the digital television signal are output to the device.
Сигнал поправки считываетс из блока 8 пам ти по адресу,, соответствующему мгновенному значению сигнала с выхода АЦП 3 и его производной , определ емой блоком k формировани адреса. Производна выходного сигнала АЦП 3 в блоке k определ етс путем вычитани в сумматоре 17 блока k из текущего значени выходного сигнала АЦП 3 его значени в предыдущем тгкте, что достигаетс задержкой текущего значени выходного сигнала АЦП 3 регистром 16 блока k на один такт.The correction signal is read from memory block 8 at the address corresponding to the instantaneous value of the signal from the output of the A / D converter 3 and its derivative, determined by the address generation unit k. The derivative of the output signal of the ADC 3 in block k is determined by subtracting in the adder 17 of block k from its current value of the output signal of ADC 3 its value in the previous series, which is achieved by delaying the current value of the output signal of ADC 3 by register 16 of block k for one clock cycle.
В рассматриваемом режиме прохождение тактовых импульсов через элемент И 6 блокируетс сигналом низкого уровн на его втором входе, в результате чего обновление таблицы поправок в блоке 8 пам ти и формирование тестового сигнала блоком 2 не произво дитс .In this mode, clock pulses through AND 6 are blocked by a low level signal at its second input, as a result of which the correction table in memory block 8 is not updated and the test signal is generated by block 2.
В режиме коррекции погрешностей преобразовани устройство работает следующим образом.(In the conversion error correction mode, the device operates as follows. (
В момент t1 (фиг,2,а) синхроселек- тор 22 блока 10 формирует передний фронт синхроимпульса (фиг.2,б), которым запускаетс первый одновибратор 23 формирующий импульс задержки (фиг.2,в), С задержкой, определ емой длительностью выходного импульса первого одновибратора 22, запускаетс второй одновибратор 2k, формирующий на своих выходах два проттюфазных импульса (фиг.2,г д), определ ющих интервал времени, в течение которого производитс коррекци погрешностей преобразовани (интервал t2-t3, фиг.2,а). В этом интервале времени по первому входу запрещаетс прохождение тактовых импульсов через элемент И 21 блока 10, вследствие чего на всем интервале времени на выходе регистра 20 блока 10 сохран етс значение сигнала, соответствующее моменту времени t-ьAt time t1 (FIG. 2, a), the sync selector 22 of block 10 forms the leading edge of the sync pulse (FIG. 2, b), which launches the first single vibrator 23 forming the delay pulse (FIG. 2, c), with a delay determined by the duration the output pulse of the first one-shot 22, starts the second one-shot 2k, forming at its outputs two protuphase pulses (figure 2, d e), determining the time interval during which the conversion error is corrected (interval t2-t3, figure 2, a ). In this time interval, the first input prohibits the passage of clock pulses through the element 21 of block 10, resulting in the entire time interval at the output of the register 20 of block 10, the signal value corresponding to the time t-b
Одновременно в момент времени tt разрешаетс работа блока 2 и блока 8 в режиме записи за счет разрешени прохождени тактовых импульсов через элемент Иб. Кроме того, аналоговый коммутатор 1 переключает вход АЦП 3 с входа устройства на выход блока 2 формировани тестового сигнала.At the same time, at time tt, operation of block 2 and block 8 in the recording mode is permitted by allowing the clock pulses to pass through the IB element. In addition, analog switch 1 switches the ADC 3 input from the device input to the output of the test signal generating unit 2.
В каждом такте (периоде тактового генератора 7) блок 2 формирует некоторое значение аналогового тестового сигнала, который преобразуетс АЦП 3 в цифровую форму. Выходной сигнал АЦП 3 и эталонное значение тестового сигнала с второго выхода блока 2 поступают на входы блока 5 вычислени In each clock cycle (period of the clock generator 7), block 2 generates a certain value of the analog test signal, which is converted into digital form by the A / D converter 3. The output signal of the A / D converter 3 and the reference value of the test signal from the second output of block 2 are fed to the inputs of block 5 of the calculation
значени поправки, измер ющего погреш- g адреса, блок вычислени значени по- ность преобразовани . Регистр 18правки, элемент И и блок регенерацииthe value of the amendment, which measures the error of the g address, the unit for calculating the value of the transformation range. Registraction register 18, element I and regeneration unit
блока 5 служит дл совмещени во времени сравниваемых (вычитаемых) сумматором 19 блока 5 сигналов.unit 5 serves to combine in time the compared (subtracted) adder 19 of unit 5 signals.
г- - g- -
1515
С выхода блока 5 значение поправки записываетс в блок 8 пам ти по адресу, формируемому аналогично тому, как это описано дл режима аналого- цифрового преобразовани телевизионного сигнала.From the output of block 5, the correction value is written to memory block 8 at the address generated in the same way as described for the analog-digital conversion mode of the television signal.
Формирование тестового сигнала в блоке 2 производитс следующим образом .The formation of the test signal in block 2 is performed as follows.
Тактовые импульсы с выхода элемента И 6 через второй вход блока 2 поступают на тактовый вход второго счетчика 15. Выходной код его старших разр дов поступает на коммутатор 14, через который он проходит в зависимости от состо ни младшего разр да счетчика 15 (его второй выход)., т.е. на выход коммутатора 14 проход т только четные (или нечетные) значени выходного кода счетчика 15 без младшего разр да.Clock pulses from the output of the element 6 through the second input of block 2 arrive at the clock input of the second counter 15. The output code of its higher bits goes to the switch 14, through which it passes depending on the state of the lower bit of the counter 15 (its second output) ., i.e. Only the even (or odd) values of the output code of the counter 15 are passed to the output of the switch 14 without the least significant bit.
Импульсы переноса второго счетчика 15 поступают на вход первого счетчика 13, выходной код которого в сумматоре 12 блока 2 суммируетс с выходным сигналом коммутатора 14. При по влении сигнала переноса на втором выходе сумматора 12 происходит сброс второго счетчика 15.The transfer pulses of the second counter 15 are fed to the input of the first counter 13, the output code of which in the adder 12 of block 2 is summed with the output signal of the switch 14. When a transfer signal appears at the second output of the adder 12, the second counter 15 is reset.
Выходной сигнал сумматора 12 блока 2 представл ет собой тестовый си|- нал в цифровой форме, который поступает через ЦАП 11 на третий вход аналогового коммутатора 1 и на вход блока 5 вычислени значени поправки.The output signal of the adder 12 of block 2 is a test signal | in numerical form, which is fed through the DAC 11 to the third input of the analog switch 1 and to the input of the correction value calculator 5.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874338897A SU1543570A1 (en) | 1987-12-16 | 1987-12-16 | Device for a-d conversion of television signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874338897A SU1543570A1 (en) | 1987-12-16 | 1987-12-16 | Device for a-d conversion of television signal |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1543570A1 true SU1543570A1 (en) | 1990-02-15 |
Family
ID=21340413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874338897A SU1543570A1 (en) | 1987-12-16 | 1987-12-16 | Device for a-d conversion of television signal |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1543570A1 (en) |
-
1987
- 1987-12-16 SU SU874338897A patent/SU1543570A1/en active
Non-Patent Citations (1)
Title |
---|
За вка DE If 3015141, кл. Н 04 N 9/00, 1981. ( УСТРОЙСТВО ДЛЯ АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ ТЕЛЕВИЗИОННОГО СИГНАЛА * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0601201B1 (en) | Waveform a/d converter and d/a converter | |
JPS56115026A (en) | Analog-digital converter | |
JPH04229703A (en) | Method for generating phase correlation waveform | |
JPH01131918A (en) | A/d converter | |
JPH033419B2 (en) | ||
SU1543570A1 (en) | Device for a-d conversion of television signal | |
KR100276784B1 (en) | Analog-to-digital conversion circuit and method for converting analog signals to digital signals in data acquisition systems | |
SU771869A1 (en) | Analogue-digital converter | |
KR950005254B1 (en) | Noise compensation of audio pulse | |
SU1427564A1 (en) | A-d converter | |
SU1633383A1 (en) | Multi-channel device for information input | |
SU600569A2 (en) | Digital linear interpolator | |
SU1644391A1 (en) | Structured code corrector | |
JPH0611623Y2 (en) | Digital waveform generator | |
SU1661998A1 (en) | Servo analog-to-digital converter | |
SU1656682A1 (en) | Movement-to-digital converter | |
JPH08114632A (en) | Noise filter | |
SU1317689A1 (en) | Device for digital converting of repeated analog signals | |
SU681441A1 (en) | Apparatus for forming scanning voltage | |
RU2020749C1 (en) | Bit-by-bit comparison analog-to-digital converter | |
JPS632488B2 (en) | ||
JPH0936741A (en) | Analog/digital converting circuit | |
SU864546A1 (en) | Adaptive register | |
SU1072033A1 (en) | Digital function generator | |
SU1548779A1 (en) | Generator of number elements of multiplication table |