Изобретение относитс к автомати ке и вычислительной технике, в част ности к измерительной технике, где измер ема аналогова величина зада на в виде угла перемещени . Известен цифровой генератор функ ций, содержащий четыре регистра, три блока посто нной пам ти, два коммутатора, блок умножени , сумматор и блок управлени с соответствук цими св з ми .СП . Однако устройство характеризуетс сложностью аппаратурной реализации, в частности большим объемом пам ти. Наиболее близким к изобретению вл етс цифровой функциональный генератор (гармонических колебаний) содержащий три регистра, два сумматора , блок синхронизации, цифро-ана логовый преобразователь (ЦАП) и три установочных входа. Выход первого регистра подключен к входу второго регистра, выход которого подключен к первому входу первого сумматора, выход которого подключен к входу третьего регистра, выход первого регистра со сдвигом на один разр д подключен к первому входу второго сумматора и со сдвигом на 2.: 2 разр дов - к второму входу второго сум матора, выход которого подключен к второму входу первого сумматора, вы ходы блока синхронизации подключены к синхровходам регистров, выход третьего регистра подключен к входу цифро-аналогового преобразовател , выход которого вл етс выходом генераТора . Работа этого генератора основана на вычислени х рекурентной формулы -2 -У. -У, /2 , U) где у, - текущее значение функции; у, ,у,- предыду14ие значени ; {. - число сдвигов цифрового ко да в сторону младших разр дов. Решением уравнени (1) вл етс функци sin, котора реализуетс в виде последовательности цифровых отсчетов и преобразуетс с помощью ЦАП. Выражение (1) поддаетс просто аппаратурной реализации, так как ум ножение на 2 и деление на 2 осущес л етс простым сдвигом кода у. Пр выбраннсм числе разр дов в регистрах точность вычислени значений функци однозначно зависит от слагаемого в выражении (1). Значение числа сдвигов считаетс рациональным, если погрешность вычислени минимальна . Погрешность вычислени вл етс результатом недокоррекции слагаемым у /2, так как величина мен етс кратно двум и остатки возрастают вследствие многократных вычислений. Задава сь значением числа сдвигов 1-1, погрешность возрастает еще интенсивнее , причем значени функций уменьшаютс по сравнению с точными значени ми С21. Однако известное устройство, при очевидной простоте, имеет ограниченную точность воспроизведени функции, так как в нем использовано одно единственное значение числа сдвигов i цифрового кода в сторону младших разр дов. Целью изобретени вл етс повышение точности воспроизведени функции . Поставленна цель достигаетс тем, что цифровой функциональный генератор , содержащий три регистра, два сумматора, блок синхронизации и цифро-аналоговый преобразователь, причем выход первого регистра подключен к информационному входу второго регистра и со сдвигом на один разр д в сторону старших разр дов к первому входу первого сумматора, выход второго регистра подключен к второму входу первого сумматора, выход которого подключен к первому входу второго сумматора, выход второго сумматора подключен к первому информационному, входу третьего регистра , выход которого подключен к первому информационному входу первого регистра и к входу цифро-аналогового преобразовател , выход блока синхронизации подключен к синхронизирующим входам регистров, содержит коммутатор, триггер и блок посто нной пам ти, причем выход первого регистра со сдвигом на t и 8-1 разр дов в сторону младших разр дов (О характеристика точности выч.ислений) подключен соответственно к первому и второму информационным входам коммутатора , управл кадие входы коммутатора подключены к выходам триггера, выход коммутатора подключен к второ- му входу второго сумматора, первый и второй выходы блока посто нной пам ти подключены к вторым информационным входам первого и третьего регистров соответственно, синхронизирующий вход блока посто нной пам ти подключен к дополнительному выходу блока синхронизации, счетный вход триггера соединен с синхронизирующими входами регистров. На чертеже представлена блок-схема предлагаемого цифрового функционального генератора. Генератор содержит блок 1 посто нной пам ти, блок 2 синхронизации, регистры-3 и 4, коммутатор 5, сумматоры 6 и 7, регистр 8, триггер 9, цифро-айалоговый преобразователь 10. Цифровой функциональный генератор работает следующим образом. В исходном состо нии регистры 3, 4 и b содержат нулевой цифровой код. а в блок 1 в интервале функции от О до 1 записаны 2N контрольных (точных ) значений. Импульсом блока 2 синхронизации с блока 1 считываютс значени функции у и у и записываютс соответственно в регистры 3 и 8, Причем разность у У равна. величине квантовани (шагу вычислени ) . Значени функции вычисл ютс по рекурентной формуле (1). На выходе сумматора б реализуетс значение о , -Yvi-i / а на выходе сумматрpa 7 - значение у а -Уп- /2 После каждого шага вычислений под действием синхроимпульса блока 2 происходит перемещение содержимого кода регистра 3 В регистр 4, а со-,, держимого регистра 8 в регистр 3. Переменный сдвиг цифрового кода в сторону младших разр дов осуществл етс коммутатором 5. Параллельный код регистра 3 в нечетных тактах по ступает на вход сумматора 7 со сдвиrcMvi t , а в четных - со сдвигом t-l. Коммутатор 5 управл етс триггером 9, работающим по mod 2 от синхроимпульсов блока 2. Погрешность значени функции определ етс как л У yf - Ур , где у - точное значение функции, а Ур - вЕлчисленное по рекурентной формуле (1).При числе сдвигов, равном I, значение дул О, а при числе сдвигов (8-1) - значение у О, В результате погрешности вычислени в течение двух тактов взаимно компенсируютс . После вычислени п значений функции с блока 1 в регистры 3 и 8 поступают очередные контрольные значени ,. Изобретение позвол ет на порндок увеличить точность воспроизведени функции..The invention relates to automation and computing, in particular to measurement technology, where the measured analog value is set as the angle of displacement. A digital function generator is known, comprising four registers, three permanent memory units, two switches, a multiplication unit, an adder, and a control unit with corresponding connections. However, the device is characterized by the complexity of the hardware implementation, in particular, a large memory capacity. Closest to the invention is a digital function generator (harmonic oscillations) containing three registers, two adders, a synchronization unit, a digital-to-analog converter (DAC), and three setup inputs. The output of the first register is connected to the input of the second register, the output of which is connected to the first input of the first adder, the output of which is connected to the input of the third register, the output of the first register is shifted by one bit connected to the first input of the second adder and shifted by 2 .: 2 Dov - to the second input of the second sum of the mat, whose output is connected to the second input of the first adder, the outputs of the synchronization unit are connected to the synchronous inputs of the registers, the output of the third register is connected to the input of the digital-to-analog converter, the output cat This is the output of the generator. The operation of this generator is based on the calculations of the recurrent formula -2-U. -Y, / 2, U) where y, is the current value of the function; y, y, are the previous values; {. - the number of shifts of the digital code in the direction of the younger bits. The solution to equation (1) is the sin function, which is implemented as a series of digital samples and is converted by a DAC. Expression (1) is merely hardware implementation, since clearing by 2 and dividing by 2 is done by simply shifting the y code. When selecting the number of bits in the registers, the accuracy of calculating the values of the function uniquely depends on the term in expression (1). The value of the number of shifts is considered rational if the calculation error is minimal. The calculation error is the result of the undercorrection of the y / 2 term, since the value changes multiple of two and the residuals increase due to multiple calculations. Given the value of the number of shifts 1–1, the error increases even more intensively, and the values of the functions decrease as compared with the exact values of C21. However, the known device, with obvious simplicity, has a limited accuracy of reproduction of the function, since it uses one single value of the number of shifts i of the digital code towards the lower bits. The aim of the invention is to improve the accuracy of the reproduction function. The goal is achieved by the fact that a digital function generator containing three registers, two adders, a synchronization unit and a digital-to-analog converter, the output of the first register is connected to the information input of the second register and shifted by one bit in the direction of the higher bits to the first input the first adder, the output of the second register is connected to the second input of the first adder, the output of which is connected to the first input of the second adder, the output of the second adder is connected to the first information one, input t The third register, the output of which is connected to the first information input of the first register and to the input of the digital-analog converter, the output of the synchronization unit is connected to the synchronization inputs of the registers, contains a switch, a trigger and a fixed memory block, the output of the first register being shifted by t and 8 -1 bits in the direction of the lower bits (O characteristic of computing accuracy) are connected respectively to the first and second information inputs of the switch, the control inputs of the switch are connected to the trigger outputs, in the switch output is connected to the second input of the second adder, the first and second outputs of the permanent memory unit are connected to the second information inputs of the first and third registers, respectively, the synchronization input of the permanent memory unit is connected to the auxiliary output of the synchronization unit, the counting input of the trigger is connected to synchronization inputs of registers. The drawing shows the block diagram of the proposed digital functional generator. The generator contains block 1 of permanent memory, block 2 of synchronization, registers-3 and 4, switch 5, adders 6 and 7, register 8, trigger 9, digital-to-analog converter 10. The digital function generator operates as follows. In the initial state, registers 3, 4, and b contain a numeric numeric code. and in block 1, 2N control (exact) values are recorded in the interval of the function from O to 1. The impulse of the synchronization block 2 from block 1 reads the values of the function y and y and is written to registers 3 and 8, respectively. The difference y is equal to y. quantization value (calculation step). The values of the function are calculated by the recurrent formula (1). At the output of the adder b, the value o, -Yvi-i / а is realized at the output of the adder 7 - the value of y a –Un- / 2 After each step of the calculations, the contents of the register 3 3 register 4 move under the action of the sync pulse of block 2, and holding register 8 into register 3. The variable shift of the digital code towards the lower bits is performed by the switch 5. Parallel code of register 3 in odd cycles enters the input of adder 7 with shift rcvi t, and even with shift tl. Switch 5 is controlled by trigger 9 modulo 2 from the sync pulses of block 2. The error of the function value is defined as l Y yf - Ur, where y is the exact value of the function, and Ur is counted by the recurrent formula (1). With the number of shifts, equal to I, the value was blowing O, and when the number of shifts (8-1) is the value of y O, As a result, the calculation errors for two clock cycles cancel each other out. After calculating the n values of the function from block 1, the next control values in registers 3 and 8, are received. The invention permits an increase in the reproducibility of the function.