SU1536372A2 - Device for ordering n numbers - Google Patents

Abstract

Цель изобретени  - расширение области применени  за счет формировани  упор доченного массива чисел, меньших наперед заданного. Сущность: в устройство введены регистр заданного числа, дополнительный дешифратор, перва  группа из ( -2) элементов ИЛИ, втора  группа из элементов ( -1) элементов И, дополнительный шифратор, регистр размера массива и триггер режима.The purpose of the invention is to expand the scope of application by forming an ordered array of numbers smaller than the specified one. Entity: a register of a given number, an additional decoder, the first group of (-2) elements OR, the second group of elements (-1) of AND elements, an additional encoder, an array size register and a mode trigger are entered into the device.

Description

Изобретение относитс  к вычислительной технике, может быть использовано дл  реализации систем обработки данных и автоматизированных систем управлени  и  вл етс  дополнительным к основному авт. св. № 1203509.The invention relates to computing, can be used to implement data processing systems and automated control systems and is additional to the basic author. St. No. 1203509.

На чертеже приведена функциональна  схема предлагаемого устройства.The drawing shows a functional diagram of the proposed device.

Устройство содержит информационные входы 1, входные регистры 2, дешифраторы 3, элементы ИЛИ 4, узлы 5 преобразовани  кодов, выполненные на элементах И 6, НЕ 7„ И 8, шифраторы 9, выходные регистры 10, выходы 11, триггер 12 режима, регистр заданного числа 13, дополнительный дешифратор 14, группу элементов ИЛИ 15$ группу элементов ИЛИ 16, группу элементов И 17, дополнительный шифратор 18, регистр размер массива 195 выходы размера массива 20 устройства, входы 21 заданного числа устройства, входы 22 и 23 задани  режима.The device contains information inputs 1, input registers 2, decoders 3, elements OR 4, nodes 5 conversion codes performed on the elements AND 6, NOT 7 and 8, encoders 9, output registers 10, outputs 11, trigger 12 mode, the register specified numbers 13, additional decoder 14, group of elements OR 15 $ group of elements OR 16, group of elements AND 17, additional encoder 18, register size of the array 195 outputs of the size of the array 20 of the device, inputs 21 of the specified number of the device, inputs 22 and 23 of the setting mode.

Рассмотрим принципы построени  и работу устройства.Consider the principles of construction and operation of the device.

Упор дочивание исходного массива устройством может выполн тьс  в двух режимах: упор дочивание всего исходного массива; упор дочивание чисел, меньших наперед заданного.The ordering of the initial array by the device can be performed in two modes: the ordering of the entire initial array; ordering of numbers less than a given one.

Выбор режима работы обеспечиваетс  триггером режима 12, управл емого по входам 22 и 23. Установка первого режима производитс  по сигналу с входа 23, переключающему триггер 12 и регистр 13 заданного числа в нулевое состо ние.The operation mode is selected by triggering mode 12, controlled by inputs 22 and 23. The first mode is set according to the signal from input 23, which switches trigger 12 and the register 13 of the specified number to the zero state.

Дл  формировани  упор доченного массива во втором режиме в регистр 13 заданного числа поступает - ранич- ное значение массива, а по входу 22 триггер режима устанавливаетс  в состо ние 1,To form an ordered array in the second mode, the register 13 of a given number is supplied with the threshold value of the array, and at input 22 the mode trigger is set to state 1,

В обоих режимах упор дочение исходного массива выполн етс  одинаково .In both modes, the ordering of the original array is the same.

Пусть необходимо получить упор доченный массив из 4-х чисел.Suppose you need to get an ordered array of 4 numbers.

Исходное состо ние устройства характеризуетс  тем, что выходные регистры 10 и регистр 19 установлены в состо ние О, во входные регистры 2 прин т по входам 1 массив исходных чисел, и по входу 23 триггер режима и регистр заданного числа установлен в состо ние О. При этом выходныеThe initial state of the device is characterized by the fact that the output registers 10 and the register 19 are set to the state O, the input registers 2 are received by inputs 1, the array of initial numbers, and the input 23 and the mode trigger and the register of the given number are set to state O. this weekend

00

сигналы дешифратора 14 и соответственно элементов ИЛИ 15 принимают нулевые значени , открыва  по инверсным входам соответствующие элементы И во всех узлах 5 преобразовани  кодов.the signals of the decoder 14 and, accordingly, the elements OR 15 take on zero values, opening the corresponding elements AND on all inverted inputs AND in all the code conversion nodes 5.

Пусть в регистры 1 прин т массив исходных чисел: а, 5, аг - 1 , . а, - 4, а5 - 2.Let the array of initial numbers be taken into registers 1: a, 5, ay - 1,. a, - 4, a5 - 2.

В соответствии с табл.1 единичные сигналы по вл ютс  на п том выходе дешифратора 31t первом - дешифратора 3, на четвертом - дешифратора 33 5 и на втором - дешифратора 3..In accordance with Table 1, single signals appear at the fifth output of the decoder 31t, the first decoder 3, on the fourth decoder 33 5 and the second decoder 3 ..

Из анализа табл.1 видно, что пор док размещени  единичных сигналов, если объединить одноименные выходы дешифраторов, соответствует возрастанию значений чисел, и по существу номер выхода дешифратора отражает значение числа на его входе.From the analysis of Table 1 it can be seen that the order of placement of single signals, if you combine the same outputs of the decoders, corresponds to an increase in the values of numbers, and essentially the output number of the decoder reflects the value of the number at its input.

Посредством элементов ИЛИ 4 проводитс  объединение одноименных выходов дешифраторов. Как следует из табл.1, позиционный код на выходах элементов ИЛИ 4 имеет вид 11011. В соответствии с этим кодом в выходных регистрах 10 необходимо разметить числа в следующем пор дке возрастани  значени  Ь 1, Ь2 2,The elements OR 4 are used to combine the like outputs of the decoders. As follows from Table 1, the positional code at the outputs of the OR 4 elements has the form 11011. In accordance with this code, in the output registers 10 it is necessary to mark the numbers in the following order of increasing values of L 1, L2 2,

00

5five

00

5five

00

Ъ4 4,B4 4

5five

5five

Ъ5 5, Это обеспечиваетс 5 5 This is provided by

соответствующими шифраторами 9, на входы которых необходимо подать следующие позиционные коды:corresponding encoders 9, to the inputs of which it is necessary to submit the following position codes:

1000010,000

0100001000

0001000010

0000100001

-на входы шифратора 9-in the inputs of the encoder 9

-на входы шифратора 9г-at the inputs of the encoder 9g

-на входы шифратора 9}-on encoder inputs 9}

0 „„,0 „„,

- на входы шифратора 94 Преобразование исходного позиционного кода, полученного элементами ИЛИ 4, производитс  соответствующими узлами 5 преобразовани  кодов. В узле 54 на его входы подаетс  позиционный код 11011. При этом единичный сигнал на его входе через элемент НЕ 7( закрывает все элементы И 8, поэтому на выходе узла 5,, формируетс  код 10000.- to the inputs of the encoder 94 The conversion of the source positional code received by the elements of OR 4 is carried out by the corresponding code conversion nodes 5. At node 54, position code 11011 is applied to its inputs. In this case, a single signal at its input through the element is NOT 7 (closes all AND 8 elements, so the code 10000 is formed at the output of node 5 ,,.

Формирование входного кода дл  второго узла 5й должно выполн тьс  с учетом работы предьцг дего узла 5,, т.е. необходимо при анализе исключить выделенное значение числа. Эту функцию выполн ют элементы И 6, на инверсные входы которых поступают выходные сигналы узла Ьх, а на пр мые сигналы с выходов элементов ИЛИ 4, т.есThe formation of the input code for the second node 5y should be performed taking into account the work of predecessor node 5, i.e. it is necessary to exclude the highlighted value of the number in the analysis. This function is performed by the elements of AND 6, the inverse inputs of which receive the output signals of the node bx, and the direct signals from the outputs of the elements OR 4, i.e.

выходы узла node outputs

5, 10000 обратный код 01111 выходы элементов ИЛИ 4110115, 10000 reverse code 01111 outputs of the elements OR 411011

выходы элементов И 6 01011 В узле 5а из выходных сигналов элементов И, 01011 за счет блокировки элементов И 8 нулевым сигналом с выхода элемента НЕ 7{ формируетс  выходной код 01000, поступающий на шифратор 9ji.element outputs AND 6 01011 In node 5a, from the output signals of the elements I, 01011, by blocking the elements AND 8 with a zero signal from the output of the element HE 7, an output code 01000 is generated, which is fed to the encoder 9ji.

Построение узлов преобразовани  кодов 5д,...,5 и выполнено с учетом минимизации оборудовани , что по сн етс  табл.2, когда массив исходных чисел- размещаетс  в входных регистрах, причем значени  чисел лежат в пределах 1-5 и в этом диапазоне могут принимать одинаковые значени  . Из табл.2 видно, что при формировании позиционного кода дл  очередного узла преобразовани , например , дл  узла 5 нет необходимости в формировании первой позиции кода, дл  узла 5а - первых двух и так далее , так как единичные сигналы этих позиций уже использованы дл  форми - ровани  знпчений упор доченных . чисел Такое положение справедливо до формировани  входного кода дл  узла Еh+1 . При этом число входов шифраторов 9 равно m и при m n входные сигналы дл  1-го шифратора, где 1 2, 3, ..., п, подаваемые на входы 1, 2,.. (1-1), равны нулю. Поэтому, хот  эти поразр дные узлы преобразовани  кодов выполн ют одинаковые функции дли любого из 1-го регистров, когда i l,2,...,n, имеетс  возможность минимизации оборудовани  с учетом размещени  узла.The construction of the 5d, ..., 5 conversion units is done taking into account the equipment minimization, which is explained in Table 2, when the array of initial numbers is located in the input registers, and the values of the numbers lie within 1-5 and in this range take the same values. From Table 2 it can be seen that when forming the position code for the next transformation node, for example, for node 5 there is no need to form the first code position, for node 5a the first two, and so on, since the unit signals of these positions are already used to form - tales of ordering. Numbers This situation is valid before the formation of the input code for the node Eh + 1. The number of inputs of the encoder 9 is equal to m and when m n the input signals for the 1st encoder, where 1 2, 3, ..., n, fed to the inputs 1, 2, .. (1-1), are equal to zero. Therefore, although these bit-by-bit code conversion nodes perform the same functions for any of the 1st registers, when i l, 2, ..., n, it is possible to minimize the equipment, taking into account the location of the node.

Во второй режим устройство переводитс  при наличии сигналов двоичного кода заданного числа на входах 21 устройства и управл ющего сигнала на входе 22, которым устанавливаетс  в 1 триггер режима. По единичному сигналу с выхода триггера, поступающему на вход синхронизации регистра заданного числа, двоичный код заданного числа принимаетс  в этот регистр . При этом с помощью дешифратора 14 и элементов ИЛИ 15 формируютс  управл ющие сигналы дл  узлов преоб15 In the second mode, the device is transferred if there are signals of a binary code of a given number at the inputs 21 of the device and a control signal at the input 22, which is set to 1 mode trigger. By a single signal from the output of the trigger, which is fed to the synchronization input of a register of a given number, the binary code of a given number is accepted into this register. In this case, using the decoder 14 and the elements OR 15, control signals are generated for the nodes of the predominant

372 . 6 разовани  кодов 5, блокирующие передачи чисел в выходные регистры 10, болыпих или равных заданному.372. 6 code 5, blocking the transfer of numbers in the output registers 10, large or equal to the specified.

Формирование этих управл ющих сигналов дл  приведенных выше условий отражено в табл.3.The formation of these control signals for the above conditions is shown in Table 3.

Пусть дл  приведенного примера необходимо сформировать упор дочен- JQ ный массив чисел, меньших числа, равного 4.Let for the given example it is necessary to form an ordered JQ array of numbers less than the number equal to 4.

Устройство работает следующим образом.The device works as follows.

Двоичный код 100 по входам 21 5 принимаетс  в регистр 13 после установки триггера режима 12 по входуBinary code 100 on inputs 21 5 is accepted into register 13 after setting the trigger for mode 12 on input

22 в состо ние 1. При этом на четвертом выходе дешифратора 14 формируетс  единичный сигнал. В соответствии с табл.3 с помощью дешифратора 14 и элементов ИЛИ 15 формируетс  следующий позиционный код управл ющих сигналов ООП. Нулевыми сигналами с второго выхода дешифра- тора 14 открыты по инверсным входам элемент И 8 в первом узле преобразовани  кодов 5 и элемент И 64 во втором узле 5. Нулевым сигналом с выхода элемента ИЛИ 15t открыты в первом узле 5 - элемент И 8, во втором - элемент И 6„, в третьем - элемент И 6. Единичными сигналами с выходов элементов ИЛИ 15, ИЛИ 159 закрыты по инверсным входам остальные элементы И 8 в первом узле 5 и элементы И 6 в остальных узлах 5.22 to state 1. At the fourth output of the decoder 14, a single signal is generated. In accordance with Table 3, using the decoder 14 and the elements OR 15, the following position code of the control signal OOP is generated. Zero signals from the second output of the decoder 14 open the inverse inputs of the AND element 8 in the first conversion node code 5 and the AND 64 element in the second node 5. A zero signal from the output of the OR 15t element are opened in the first node 5 - the And 8 element, in the second - element And 6 ", in the third - element And 6. Single signals from the outputs of the elements OR 15, OR 159 are closed on the inverse inputs of the remaining elements And 8 in the first node 5 and elements And 6 in the other nodes 5.

Выбор и расстановка чисел выполн етс  аналогично рассмотренному выше. При этом выходной массив в регистрах 10 имеет вид Ь, 1, Ь4 2,The selection and arrangement of numbers is carried out similarly to that discussed above. In this case, the output array in registers 10 is of the form b, 1, b4 2,

Ь, О, ЪB, o, b

0.0

В дальнейшем с помощью элементов ИЛИ 16 формируетс  следующий код 1100.Further, using the elements OR 16, the following code 1100 is generated.

Единичным сигналом с выхода элемента ИЛИ 162 закрыт по соответствующему инверсному входу элемент И 17. При этом на входах шифратора 18 устанавливаетс  позиционный код 0100, по которому, на выходах 20 устройства формируетс  двоичный код числа 2, означающий, что упор доченный массив чисел, меньших заданного, размещенA single signal from the output of the element OR 162 is closed at the corresponding inverse input element AND 17. At the same time, the position code 0100 is set at the inputs of the encoder 18, according to which the binary code of the number 2 is formed at the device outputs 20, which means that the ordered array of numbers less than posted

в первых двух выходных регистрах 10.in the first two output registers 10.

7.7

1536372815363728

Т а б л и ц а 1Table 1

15363721536372

10 ТаблицаЗ10 Table 3

010 ОН 100 101010 OH 100 101

1 1eleven

о оoh oh

1 о1 o

Claims (1)

УСТРОЙСТВО ДЛЯ УПОРЯДОЧЕНИЯ η ЧИСЕЛ по авт, св. № 1203509, отличающееся тем, что, с целью расширения области применения за счет формирования упорядоченного массива чисел, меньших наперед заданного, в него введены регистр заданного числа, дополнительный дешифратор, первая группа из (ш - 2) элементов ИЛИ, вторая группа из η элементов ИЛИ, группа из (η - 1) элементов И, дополнительный шифратор, регистр размера массива и триггер режима, вход установки в единичное состояние которого соединен с входом задания режима упорядочивания ' ограниченного массива устройства, а вход установки в нулевое состояние с входом задания режима упорядочения всего массива устройства и входом установки в ноль регистра заданного числа, вход управления записью которого подключен к прямому выходу триггера режима, а выходы разрядов соединены с входами дополнительного дешифратора, первый выход которого соединен с первыми входами элементов ИЛИ первой группы, и инверсным входом первого элемента И первого узла преобразования кодов и вторым инверсным входом первого дополнительного элемента И второго узла преобразования кодов, второй выход дополнительного дешифратора подключен к вторым входам элементов ИЛИ второй группы, р-й выход дополнительного дешифратора (р = 3, 4,.., m - 1) соединен с р-ым входом (р-1)го элемента ИЛИ первой группы, вы-' . ход q-ro элемента ИЛИ первой группы, где q = 1,2, ... ., (ш - 2) соединен с дополнительным инверсным входом (q + 1)-го элемента И первого узла преобразования кодов^--и дополнительными инверсными входами (q + 1)-го с q-го, (q - 1)—го,...,(ш - 3)~го :дополнительных элементов И соответственно 2-го, 3-го, (т - 1)-го узлов преобразования кодов, выходы i-ro выходного регистра (1=1,2,..,и) подключены к входам i-ro элемента ИЛИ второй группы, выход f -го эле~ мента ИЛИ второй группы (£=1,2,..., п-1) соединен с прямым входом р-го элемента И группы,$ -й инверсный вход £ -го элемента И группы (У = 1,2,.., η - р) подключен к выходу (п-+1)го элемента ИЛИ второй группы, выход 2 ~^го элемента И группы соединен с £ -м входом дополнительного шифратора, η-й вход которого подключен к выходу η-го элемента И первой группы, а выходы дополнительного шифратора соединены с соответствующими входами регистра размера массива, ' выходы которого являются выходами размера массива устройства.DEVICE FOR ORDERING η NUMBERS by ed. No. 1203509, characterized in that, in order to expand the scope by forming an ordered array of numbers smaller than the predetermined one, a register of the given number, an additional decoder, the first group of (w - 2) OR elements, the second group of η elements are introduced into it OR, a group of (η - 1) elements AND, an additional encoder, an array size register and a mode trigger, the unit input of which is connected to the input of the job of the ordering mode of the device’s limited array, and the installation input is in zero state with the input of the job of the ordering mode of the entire array of the device and the input of setting to zero the register of the specified number, the recording control input of which is connected to the direct output of the mode trigger, and the outputs of the bits are connected to the inputs of the additional decoder, the first output of which is connected to the first inputs of the OR elements of the first group, and the inverse input of the first element And the first node of the code conversion and the second inverse input of the first additional element And the second node of the code conversion, the second output of the additional the encoder is connected to the second inputs of the OR elements of the second group, the p-th output of the additional decoder (p = 3, 4, .., m - 1) is connected to the p-th input (p-1) of the OR element of the first group, you . q-ro stroke of the OR element of the first group, where q = 1,2, ..., (w - 2) is connected to the additional inverse input of the (q + 1) th element AND of the first node of the code conversion ^- and additional inverse inputs (q + 1) th with qth, (q - 1) - th, ..., (w - 3) ~ th: additional elements AND, respectively, of the 2nd, 3rd, (m - 1) - th nodes of code conversion, the outputs of the i-ro of the output register (1 = 1,2, .., и) are connected to the inputs of the i-ro of the OR element of the second group, the output of the f-th element OR of the second group (£ = 1,2 , ..., n-1) is connected to the direct input of the ith element of the group AND, the $th inverse input of the ith element of the group AND (Y = 1,2, .., η ) Connected to the output (n + 1) th element of the second group OR, yield 2 ~ ^th AND gate group connected to the input of the additional £ th encoder, η-th input of which is connected to the output of η-th AND gates of the first group, and the outputs an additional encoder is connected to the corresponding inputs of the array-sized register, the outputs of which are the outputs of the device's array size. SU ,,, 1536372 к»SU ,,, 1536372 to »