SU1203509A1 - Device for ordering n numbers - Google Patents

Description

Изобретение-относитс  к вычислительной технике и может быть использовано при реализации систем обработки данньсх и автоматизированных систем управлени .The invention relates to computing and can be used in the implementation of data processing systems and automated control systems.

Цель изобретени  - упрощение устройства.The purpose of the invention is to simplify the device.

На чертеже приведена структурна  схема устройства.The drawing shows a block diagram of the device.

Устройство содерл41т информационные входы 1, h входных регистров 2, ,И дешифраторов 3, элементы ИЛИ 4,и узлов 5 преобразовани  кодов, выполненных на элементах И 6, НЕ 7, И 8s шифраторов 9, h выходных регистров 10 и выходы 11.The device contains information inputs 1, h of input registers 2, AND decoders 3, elements OR 4, and nodes 5 conversion codes executed on the elements And 6, NOT 7, And 8s of encoders 9, h of output registers 10 and outputs 11.

Устройство работает следующим образом.The device works as follows.

Пусть в регистры 2 прин т массив исходных чисел: i.1 ; ,Let an array of initial numbers be taken into registers 2: i.1; ,

В соответствии с табл.1 бздинич- ные сигналы по вл ютс  на п том выходе дешифратора 3, на первом - дешифратора 3, на четвертом - дешифратора Зз и на тзтором - дешифратора 3ij .In accordance with Table 1, the binary signals appear at the fifth output of the decoder 3, at the first — the decoder 3, at the fourth — the decoder Z3, and at the tstor — decoder 3ij.

Из -анализа видно, что пор док размещени  единичных сигналов, если объединить одноименные выходы дешифраторов, соответствует убыванию значений чисел и по существу номер выхода дешифратора отражает значение числа на его входе,,From the analysis it can be seen that the order of placement of single signals, if you combine the same outputs of the decoders, corresponds to a decrease in the values of the numbers and essentially the output number of the decoder reflects the value of the number at its input,

Посредством элементов ИЛИ 4 производитс  объединение одноименных выходов дешифраторов, В соответствии с табл.1 позиционньй код на выходах элементов ИЛИ 4 имеет вид;, 11011, В соответствии с этим кодом в выходных регистрах 10 необходимо разместить числа в следующем пор дке убьшани  значений; ,By means of the OR 4 elements, the same outputs of the decoders are combined. According to Table 1, the positional code at the outputs of the OR 4 elements looks like ;, 11011. In accordance with this code, the output registers 10 must be placed in the following order of values; ,

, ,,,

,5. Это обеспечиваетс  Соответствующими шифраторами 9 на входы которых необходимо подать следующие позиционные коды: 10000 - на входы шифратора 9 i 01000 - на входы шифратора, 9 , 00010 - на входы шифратора 9 , 00001 - на входы,five. This is provided by the appropriate encoders 9 to the inputs of which the following positional codes must be submitted: 10,000 to the inputs of the encoder 9 and 01000 to the inputs of the encoder, 9, 00010 to the inputs of the encoder 9, 00001 to the inputs

шифратора 9i,.encoder 9i ,.

Преобразование исходного позиционного кода, полученного элементами ИЛИ 4, производитс  соответствующими узлами преобразовани  кодов 5.The transformation of the source positional code received by the OR 4 elements is performed by the corresponding code 5 conversion nodes.

В узле на его входы подаетс  позиционный ко  11011, При этом еди12035092In the node at its inputs the positional code is sent to 11011, at the same time

ничный сигнал на его первом входе через элемент НЕ 7 закрывает все элементы И 8, поэтому на выходе узла 5 формируетс  код 10000. 5 Формирование входного кода дл  второго узла 5 должно выполн тьс  с учетом работы предьщущего узла 5., , т,е, необходимо при анализе исключить выделенное значение числа. Эту 10 функцию выполн ют элементы И 6, на инверсные входы которых поступают выходные сигналы узла 5 а на пр мые - сигналы с выходов элементов ИЛИ 4, т.е.The negative signal at its first input through the element NOT 7 closes all elements AND 8, therefore the code 10,000 is generated at the output of node 5. 5 The formation of the input code for the second node 5 should be performed taking into account the work of the previous node 5. in the analysis to exclude the selected value of the number. This 10 function is performed by elements AND 6, the inverse inputs of which receive the output signals of node 5 and the direct signals from the outputs of the elements OR 4, i.e.

15 Вькоды узла 5 10000 Обратный код0111115 Host codes 5 10000 Reverse code 01111

Выходы элементов ИЛИ 411011 Выходы элемен- 20 тов И 6 01011Element Outputs OR 411011 Element Outputs 20 And 6 01011

В узле 5 -из входных сигналов элементов И 6 01011 за счет блокировки элементов И 8 нулевым сигналом с выхода элемента НЕ 7 формиру- 25 етс  выходной код 01000, поступающий на шифратор 92. Работа узлов 5.J и 5f преобразовани  кодов анало- , гична.In node 5, from the input signals of the AND 6 01011 elements, by blocking the AND 8 elements by a zero signal, the output code of the NOT 7 forms the output code 01000, which goes to the encoder 92. The operation of the 5.J and 5f nodes of the code conversion is analogous to .

Таким образом, дл  получени  30 значени  числа в любом из выходных регистров необходимо выполнить преобразование исходного кода с выходов ,л;аментов 1-ШИ 4 путем операции логического умножени  с обратным ко- JJ дом выходных сигналов предыдущего узла преобразовани  с последующим выделением приоритетной единицы и шифрацией выходных сигналов узла преобразовани .Thus, to obtain 30 numbers in any of the output registers, it is necessary to transform the source code from the outputs, l; amentes 1 – ShI 4 by a logical multiplication operation with the inverse JJ house of the output signals of the previous transformation node followed by the allocation of the priority unit and ciphering output signals of the transform node.

Построение узлов преобразовани  кодов 5,-5ti выполнено с учетом минимизации оборудовани , что по с- н етс  табл.2, когда массив исходных чисел размещаетс  в четырех входных регистрах, причем значени  чисел лежат в пределах 1-5 и в этом диапазоне могут принимать одинаковые значени .The construction of conversion units 5, -5ti is performed taking into account the equipment minimization, which is shown in Table 2, when the array of source numbers is located in four input registers, and the values of the numbers lie within 1-5 and in this range can take the same value.

Из табл.2 видно, что при формировании позиционного кода дл  очередного узла .преобразовани , например дл  узла 5 г. нет необходимости в формировании первой позиции кода, дл  узла БЗ - первых двух и т.д. 55 так как единичные сигналы этих позиций уже использованы дл  формировани  значений упор доченных чисел . Такое положение справедливоFrom Table 2 it can be seen that when forming the positional code for the next conversion node, for example, for a 5G node, there is no need to form the first code position, for the BZ node the first two, etc. 55 since the single signals of these positions have already been used to form the values of the ordered numbers. This situation is true

4545

5050

Продолжение табл.2Continuation of table 2

Claims (1)

УСТРОЙСТВО ДЛЯ УПОРЯДОЧИВАНИЯ Н ЧИСЕЛ, содержащее h входных регистров, (п дешифраторов, группу элементов ИЛИ, η выходных регистров, η узлов преобразования кодов, причем выходы каждого j -го входного регистра, входы которого являются информационными входами устройства, соединены с входами ( -го дешифратора, где i= 1,2,..., и, первый узел преобразования кодов содержит (m-ί) элементов НЕ и (т-1) элементов -И, где bn- число разрядов анализируемых чисел, К-й вход первого узла преобразования кодов, где К = = 1,2,...,6^-1), через К-й элемент НЕ соединен с К ^_ми управляющими входами К ₍ R +1,..., (т-1)-го элементов И, выходы которых являются (К+1)-ми выходами первого узла преобразования кодов, первый вход первого узла преобразования кодов подключен к его первому выходу, а (К+1)-й вход соединен дополнительно с информационным входом К-го элемента И, каждый 8.-й узел преобразования кодов содержит ^ч-е) элементов НЕ и <h^_f) элементов И, где f = ' = 2,3,...,η, причем выход S-ro элемента НЕ, где S= 1,2, . .. , ijn-?) , подключен к S-му управляющему входу 1,2,.. ., (т-е)-_го элементов И, а информационный вход S -го элемента И соединен с входом (3+1)-го элемента НЕ, выход S -го элемента И является (S+1)-m выходом Р-го узла преобразования кодов, выходы выходных регистров являются выходами устройства, отличающееся тем, что, с целью его упрощения, оно содержит h шифраторов, выходы которых соединены с входами соответствующих выходных регистров, а каждый р—й узел преобразования кодов содержит (т-р+1) дополнительных элементов И, причем j -й выход ί-го дешифратора, где J = 1,2,...,щ, соединен с ι -м входом j -го элемента ИЛИ группы, в каждом Е -м узле преобразования кодов прямой вход Ζ.-ΓΟ дополнительного элемента И, где 2= 1,2,.,.,6+1-^+1), соединен с выходом (z.+F-1)-ro элемента ИЛИ группы, а инверсный вход - с (z+1)-m выходом (Е-1)-го узла преобразования кодов, выход первого элемента И является первым выходом Е-го узла преобразования кодов и соединен с входом первого элемента НЕ, в выход (z+1)-ro элемента И с входом (z+1)-ro элемента НЕ этого же узла преобразования кодов, выходы первого узла преобразования кодов соединены с соответствующими входами первого шифратора, ф -й вход 6-го шифратора, где F = Е +1, .. . ,т, соединен с (ф-Е+1)-м выходом ?-го узла преобразования кодов.A DEVICE FOR ORDERING H NUMBERS containing h input registers (n decoders, a group of OR elements, η output registers, η code conversion nodes, and the outputs of each j-th input register, the inputs of which are information inputs of the device, are connected to the inputs of the (th the decoder, where i = 1,2, ..., and, the first node of the code conversion contains (m-ί) elements NOT and (t-1) elements -I, where bn is the number of bits of the analyzed numbers, the Kth input of the first code conversion node, where K = 1,2, ..., 6 ^ -1), through the Kth element is NOT connected to K ^_ mi controlling by their inputs of the K ₍ R +1, ..., (t-1) th AND elements, the outputs of which are the (K + 1) th outputs of the first code conversion node, the first input of the first code conversion node is connected to its first output, a (K + 1) -th input is additionally connected to the information input of the Kth element AND, each 8.th node of the code conversion contains ^ hth) elements NOT and <h ^_ f) elements AND, where f = '= 2,3, ..., η, and the output S-ro of the element is NOT, where S = 1,2,. ? .., ijn-), connected to the S-th control input 1,2, .., (r-e) -. _Th AND gates, and an information input S -th AND gates connected to the input (3 + 1) - of the element NOT, the output of the Sth element AND is the (S + 1) -m output of the Pth node of the code conversion, the outputs of the output registers are the outputs of the device, characterized in that, in order to simplify it, it contains h encoders whose outputs connected to the inputs of the corresponding output registers, and each pth node of the code conversion contains (tp + 1) additional elements And, and the jth output of the ίth decoder, where J = 1,2, ..., u, connected to the ιth input of the jth element of the OR group, in each Eth node of the code conversion, the direct input Ζ.-ΓΟ of the additional element And, where 2 = 1,2,.,., 6 + 1 - ^ + 1), is connected to the output of the (z. + F-1) -ro element of the OR group, and the inverse input is connected to the (z + 1) -m output of the (E-1) -th node of the code conversion, the output of the first AND element is the first the output of the Eth node of the code conversion and is connected to the input of the first element NOT, to the output of the (z + 1) -ro element And to the input (z + 1) -ro of the element NOT of the same code conversion node, the outputs of the first code conversion node relevant entry and a first encoder, f -th input 6th encoder, where F = E + 1, ... , t, is connected to the (ф-Е + 1) -th output of the? -th code conversion node.