SU1531097A1 - Priority device - Google Patents
Priority device Download PDFInfo
- Publication number
- SU1531097A1 SU1531097A1 SU884391019A SU4391019A SU1531097A1 SU 1531097 A1 SU1531097 A1 SU 1531097A1 SU 884391019 A SU884391019 A SU 884391019A SU 4391019 A SU4391019 A SU 4391019A SU 1531097 A1 SU1531097 A1 SU 1531097A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- register
- inputs
- output
- group
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
Изобретение относитс к вычислительной технике. Цель изобретени - расширение области применени устройства за счет возможности работы как в режиме относительного приоритета, так и абсолютного приоритета и циклического обслуживани запросов. Устройство содержит два регистра 1,9, группу 5 элементов И, генератор импульсов 14, элемент И 15, элемент ИЛИ 17, блок 13 пам ти. Устройство может работать в разных системах приоритета, позвол ет динамически переходить из одной системы в другую по ходу задани режима, произвольно измен ть очередность обслуживани запросов без изменени структуры устройства. 1 ил.The invention relates to computing. The purpose of the invention is to expand the field of application of the device due to the possibility of operating in both relative priority mode and absolute priority and cyclical service of requests. The device contains two registers 1.9, a group of 5 And elements, a pulse generator 14, an And 15 element, an OR 17 element, a memory block 13. The device can work in different priority systems, it allows to dynamically move from one system to another during the mode setting, randomly changing the order of service requests without changing the structure of the device. 1 il.
Description
Изобретение относитс к вычисли- тельной технике, в частности к устройствам управлени обменом информации устройством приоритетного обслу- живани .и может быть использовано при разработке вычислительных устройств .The invention relates to computing technology, in particular, to devices for controlling information exchange by a priority service device, and can be used in the development of computing devices.
: Целью изобретени вл етс расширение области применени устройства за счет возможности работы как в режиме относительного, так и абсолютно - го приоритетом и циклического обслуживани запросов,: The aim of the invention is to expand the field of application of the device due to the possibility of operating in both relative and absolute priority mode and cyclical servicing of requests,
. .
На чертеже приведена структурна схема устройства приоритета.The drawing shows a block diagram of the device priority.
Устройство содержит регистр 1, триггеры 2-4 регистра 1, группу элементов И 5, элементы И 6-8 группы 5, регистр 9, триггеры 10-12 регистра 9, блок 13 пам ти, генератор 14 импульсов , элемент И 15, триггер 16, элемент ИЛИ 17, элемент И 18, запросные входы 19-21 устройства, вход 22 на- чальной установки устройства, вход 23 конца обслуживани устройства, выходы 24-26 устройства, входы 27 и 28 режима устройства.The device contains a register 1, triggers 2-4 register 1, a group of elements And 5, elements And 6-8 groups 5, register 9, triggers 10-12 register 9, memory block 13, pulse generator 14, element 15, trigger 16 , element OR 17, element AND 18, interrogation inputs 19-21 of the device, input 22 of the initial installation of the device, input 23 of the end of service of the device, outputs 24-26 of the device, inputs 27 and 28 of the device mode.
Устройство может работать в дис- 1ц плине обслуживани с относительными приоритетами, абсолютными приоритетами , а также в режиме циклической обработки запросов.The device can operate in the service platform with relative priorities, absolute priorities, as well as in the cyclic request processing mode.
Рассмотрим работу устройства в режиме обслуживани запросов с абсолютным приоритетом.Consider the operation of the device in the service mode requests with absolute priority.
После прихода на вход 22 устройства импульса начальной установки он попадает на регистры 1 и 9, а также че- рез элемент ИЛИ 17 на триггер 16, после чего регистры 1 и 9 и триггер 16 обнул ютс , и устройство готово к pq,- боте.After the initial pulse device arrives at input 22, it enters registers 1 and 9, and also through element OR 17 on trigger 16, after which registers 1 and 9 and trigger 16 are zeroed and the device is ready for pq, bot.
Допустим, что наивысший приоритет имеет вход триггера 2, самый низкий - вход триггера 4, При поступлении запросов по входам 19-21 они запоминаютс в регистре 1, т.е. триггеры 2-4 этого регистра переход т в единичное состо ние.Очередным тактовым импульсом от генератора 14 запросы, поступившие в регистр 1, переписываютс через группу 5 элементов И в регистр 9. По этому коду, наход щемус в регистре 9, и коду, определ ющему режим абсолютного приоритета на входах 27- 28, из блока 13 пам ти выбираетс чейка, содержаща единицу в том разAssume that trigger input 2 has the highest priority, trigger input 4 has the lowest priority. When requests are received for inputs 19-21, they are stored in register 1, i.e. the triggers 2-4 of this register go to one state. With an alternate clock pulse from the generator 14, the requests received into register 1 are rewritten through a group of 5 elements into register 9. From this code, which is in register 9, and the code defined absolute priority mode at inputs 27-28, from memory block 13 is selected a cell containing one at that time
0 0
5 five
5five
5five
р де, который соответствует апросу с наиболее высоким приоритетом из данной комбинации запросов, после чего на соответствующем выходе устройства по вл етс потенциал высокого уровн . Например, если поступил запрос по ВХОДУ 20, то в блоке 13 пам ти выбираетс чейка, содержаща единицу во втором разр де, и на выходе 25 устройства по витс потенциал единичного уровн . Триггер 16 всегда находитс в нулевом состо нии, так как на его информационный вход с первого управл ющего выхода блока 13 пам ти поступает сигнал единичного уровн , и каждый тактовый импульс с генератора 14, поступающий на синхронизирующий вход триггера 16, подтверждает его нулевое состо ние, в.-которое и переведен после начальной устаногки. Таким образом, каждьй импульс с генератора 14 проходит через элемент И 15 на группу 5 элементов И, так как на третий вход элемента И 15 поступает сигнал единичного уровн с второго управл ющего выхода блока 13 пам ти. Тем СШ-1ЫМ каж,чый тактовый импульс с генератора 14 переписьюает вновь поступившие запросы из регистра 1 в регистр 9. Допустим ,1 что после начала обработки запроса, поступившего по входу 20, приходит запрос по входу 19, тогда с приходом тактового импульса с генератора 14 он переписываетс в регистр 9. В блоке 13 пам ти выбираетс чейка, содержаща единицу только в первом разр де, поэтому на выходус 25 устройства устанавливаетс потенциал нулевого уровн , а на выходе 24 - единичного уровн . Тем самым прервет- р обслуживание запроса по второму каналу и начнетс обслуживание по первому каналу. После прихода импульса конца обслуживани обнул етс только тот триггер регистра 9 (триггер 10), который соответствует каналу запроса, по которому происходило и закончено обслуживание. После обнулени одного из (триггеров -10-12 регистра 9 происходит обнудение соответствующего триггера регистра 1 (триггер 2), В блоке 13 пам ти оп ть выбираетс чейка с единицей во втором разр де . Сигнал на выходе 24 становитс нулевым , а на выходе 25 - единичным, тем самым устройство возвращаетс к прерванному обслуживанию запроса .the number that corresponds to the request with the highest priority of this combination of requests, after which a high level potential appears at the corresponding output of the device. For example, if a request is received on INPUT 20, then in memory block 13 a cell containing a unit in the second bit is selected, and at the output 25 of the device, the potential of a unit level is reached. The trigger 16 is always in the zero state, since its information input from the first control output of the memory block 13 receives a single level signal, and each clock pulse from the generator 14 arriving at the clock input of the trigger 16 confirms its zero state, V.-which is translated after the initial installation. Thus, each pulse from the generator 14 passes through the element AND 15 to the group of 5 elements AND, since the third input of the element AND 15 receives the signal of a single level from the second control output of the memory block 13. Meanwhile, the US-1YM every clock pulse from generator 14 rewrites newly received requests from register 1 to register 9. Suppose 1 that after starting the processing of a request received at input 20, a request comes in at input 19, then with the arrival of a clock pulse from the generator 14, it is rewritten to register 9. In memory block 13, a cell containing the unit only in the first bit is selected, so a potential of zero level is set at the device output 25, and a single level at output 24. This will interrupt the request service on the second channel and start the service on the first channel. After the arrival of the end-of-service pulse, only the trigger of register 9 (trigger 10) that corresponds to the request channel through which the service has been completed and completed, is zeroed. After zeroing one of the (-10-12-12 register 9 triggers, the corresponding trigger of register 1 is triggered (trigger 2). In memory 13, the cell with the unit in the second bit is again selected. The output 24 becomes zero, and the output 25 - single, thereby the device returns to the interrupted request service.
В случае работы устройства в дисциплине относительного приоритета раница закдючаетс только в том, что после поступлени первого импульса опроса от генератора 14 триггер 16 устанавливаетс в единичное состо ние Дл этого на его информационный вход соединенньш с первым управл ющим выходом блока пам ти, поступает нуль. Таким образом, элемент И 15 закрыт до тех пор, пока не придет импульс конца обслуживани на вход 23 устройства , а триггер 16 не встанет в нулевое состо ние. Следовательно, обспу- живание запроса, которое в насто щий момент производитс , не прерветс , и если придет более приоритетньм запрос , его обслуживание начнетс только после конца обслуживани первого по времени запроса. Причем на врем ,равное длительности импульса опроса с генератора 14, блок 13 пам ти через элемент И 18 переводитс в область адресов, по которым на труппе выходов блока пам ти формируютс сигналы нулевого уровн не зависимо от состо ни группы адресных входов, что дает возможность избежать переходных процессов на выходах устройства приоритета во врем переписи запросов из регистра 1 в регистр 9.In the case of operation of the device in the relative priority discipline, the limit is only that after the arrival of the first polling pulse from the generator 14, the trigger 16 is set to one state. To do this, its information input is connected to the first control output of the memory unit, the zero is received. Thus, the AND element 15 is closed until the service end impulse arrives at the device input 23, and the trigger 16 does not return to the zero state. Consequently, the request that is currently being processed is not interrupted, and if a higher priority request arrives, its service will start only after the end of the service of the first request. Moreover, for a time equal to the polling pulse duration from generator 14, memory block 13 is transferred through element 18 to the address range where zero level signals are generated on the memory output group, regardless of the group of address inputs, which makes it possible to avoid transients at the outputs of the priority device during the census of requests from register 1 to register 9.
В случае работы в режиме циклического о бслуживани запросов люба единица на выходе регистра 9 переводит блок пам ти в состо ние, когда на втором управл ющем выходе нуль, который закрывает элемент И 15, т.е. импульсы записи не попадают на регистр 9 до тех пор, пока все за вки, записанные в регис1ре 9 ранее, не будут обслужены на группе входов пам ти, не по в тс нулевые сигналы, вследствие чего в блоке пам ти выберетс соот- ветствующа . чейка и на втором управл ющем выходе блока пам ти установитс единичный сигнал.In the case of working in the cyclical mode of servicing requests, any unit at the output of register 9 transfers the memory block to the state when the second control output contains a zero that closes AND 15, i.e. recording pulses do not fall on register 9 until all applications recorded in register 9 earlier are served on a group of memory inputs, zero signals are not received, so that the corresponding memory is selected in the memory block. the cell and the second control output of the memory unit will be set to a single signal.
После этого цикл обслуживани может повторитьс .After this, the maintenance cycle may be repeated.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884391019A SU1531097A1 (en) | 1988-01-04 | 1988-01-04 | Priority device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884391019A SU1531097A1 (en) | 1988-01-04 | 1988-01-04 | Priority device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1531097A1 true SU1531097A1 (en) | 1989-12-23 |
Family
ID=21360719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884391019A SU1531097A1 (en) | 1988-01-04 | 1988-01-04 | Priority device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1531097A1 (en) |
-
1988
- 1988-01-04 SU SU884391019A patent/SU1531097A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 955070, кл. G 06 F 9/46, 1982. Авторское свидетельство СССР № 1226462, кл. G Ob F 9/46, 1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1531097A1 (en) | Priority device | |
KR940004461A (en) | Data transmission device and multiprocessor system | |
RU2013804C1 (en) | Multichannel priority device | |
SU1656533A1 (en) | Requests management system | |
SU1705826A1 (en) | Priority device | |
SU1596329A1 (en) | Device for arbitrage of requests | |
SU1658153A2 (en) | Priority multichannel device for interrogation servicing | |
SU1003071A1 (en) | Number comparing device | |
SU1117626A1 (en) | Channel-to-channel interface | |
SU1615717A1 (en) | Device for servicing requests | |
SU1012239A1 (en) | Number ordering device | |
SU1144110A1 (en) | Device for control of coroutines | |
SU1472904A1 (en) | Cyclic priority device | |
SU1599858A1 (en) | Device for cyclic interrogation of initiative signals | |
SU1091163A1 (en) | Priority device | |
SU1285486A1 (en) | Switching device | |
SU1425669A1 (en) | Appangement for priority access to common storage | |
SU1140122A1 (en) | Multichannel device for servicing requests in computer system | |
SU1118993A1 (en) | Interface | |
SU1654832A1 (en) | Computing system | |
SU1742810A1 (en) | Device for inputting analog signals | |
SU1615719A1 (en) | Device for servicing requests | |
SU1495778A1 (en) | Multichannel device for input of analog data | |
SU1737449A1 (en) | Priority device | |
SU1198564A1 (en) | Device for writing information in internal memory |