SU1499449A1 - Integrated pulse converter - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано дл  формировани  двухуровневых и многоуровневых импульсов управлени  регистрами и секци ми накоплени  и хранени  фоточувствительных микросхем с зар довой св зью. Цель изобретени  - повышение точности формировани  выходных уровней и быстродействи . Интегральный преобразователь импульсов содержит блок 1 формировани  выходных уровней с входами 2-4, которые  вл ютс  входами задани  уровней преобразовател , выходом 9, который  вл етс  выходом преобразовател  с входами 10-12 задани  режима, блок 13 токораспределени  с выходами 14-16 и входом 17, источник 18 опорного напр жени . Введенные в преобразователь токозадающий элемент 24, отражатели 25, 26 тока, инвертирующий каскад 27, транзисторы 28, 29, выходной транзистор 30, ключевой элемент 31 с управл ющим входом 32, элемент 33 смещени , конденсаторы 36, 37 позвол ют исключить колебательный процесс на выходе источника опорного напр жени , что повышает точность формировани  выходных уровней и быстродействие. 1 з.п. ф-лы, 1 табл., 2 ил.The invention relates to a pulse technique and can be used to form two-level and multi-level control pulses of registers and sections of the accumulation and storage of photosensitive circuits with charge coupling. The purpose of the invention is to improve the accuracy of formation of output levels and speed. The integral pulse converter comprises an output level shaping unit 1 with inputs 2-4, which are the input inputs of the converter levels, output 9, which is an output converter with inputs 10-12 of the mode setting, current distribution unit 13 with outputs 14-16, and input 17 source 18 reference voltage. The current-carrying element 24 introduced into the converter, current reflectors 25, 26, inverting cascade 27, transistors 28, 29, output transistor 30, key element 31 with control input 32, displacement element 33, capacitors 36, 37 allow to exclude oscillatory process at the output the source of the reference voltage, which improves the accuracy of formation of output levels and speed. 1 hp f-crystals, 1 tab., 2 ill.

Description

воin

О)ABOUT)

4ib4ib

СО СОCO SO

4;four;

4i4i

;&; &

вани  выходных уровней и быстродейстВИЯ . Интегральный преобразователь импульсов содержит блок 1 формировани  выходных уровней с входами 2-4, которые  вл ютс  входами задани  уровней преобразовател , выходом 9, который  вл етс  выходом преобразовател  с входами 10-12 задани  режима, блок 13 токораспределени  с выходами ;14-16 и входом 17, источник 18 опор- ,ного напр жени . Введенные в преобра зователь гокозадающий элемент 24, отражатели 25, 26 тока, инвертирующий каскад 27, транзисторы 28, 29, Vani output levels and speed. The integral pulse converter comprises an output level shaping unit 1 with inputs 2-4, which are the input inputs of the converter levels, output 9, which is an output converter with inputs 10-12 of the mode setting, current distribution unit 13 with the outputs; 14-16 and input 17, source 18 reference voltage. Inputted to the converter are cussetting element 24, current reflectors 25, 26, inverting cascade 27, transistors 28, 29,

выходной транзистор 30, ключевой элемент 31 с управл ющим входом 32, элемент 33 смещени , конденсаторы Зб, 37 позвол ют исключить колебательный процесс на выходе источника опорногоthe output transistor 30, the key element 31 with the control input 32, the displacement element 33, the capacitors Zb, 37 allow to exclude the oscillatory process at the output of the reference source

напр жени , что повышает точность формировани  выходных уровней и быстродействие . 1 з.п. ф-лы,2 ил, I табл.,voltage, which improves the accuracy of the formation of output levels and speed. 1 hp f-ly, 2 silt, table I,

Изобретение относитс  к импульсной технике и может быть использовано дл  формировани  двухуровневых и многоуровневых импульсов управлени  ре- гистрами и секци ми накоплени  и хранени  фоточувствительных микросхем с зар довой св зью (ФМЗС).The invention relates to a pulse technique and can be used to form two-level and multi-level control pulses of registers and sections for the accumulation and storage of photosensitive charge-coupled circuits (FMSS).

Целью изобретени   вл етс  повышение точности формировани  выходных уровней и быстродействи  за счет исключени  колебательного процесса на выходе источника опорного напр жени The aim of the invention is to improve the accuracy of the formation of output levels and speed by eliminating the oscillatory process at the output of the reference voltage source.

На фиг,1 приведена принципиальна  электрическа  схема интегрального преобразовател  импульсов;на фиг,2 графики , иллюстрирующие работу пред- лагаемого (сплошные .линии) и извест- ного (пунктирные линии) преобразователей при импульсном воздействии на входе управлени  режимом: а - входное воздействие;, б - зависимости коллекторного тока эталонного транзистора от времени; в - вли ние переходных процессов в источнике опорного напр - жени  на выходны.е уровни преобразовател  при неизменных состо ни х на входах выбора уровней.Fig. 1 is a circuit diagram of an integrated pulse converter; Fig. 2 is a graph illustrating the operation of the proposed (solid) and known (dashed lines) converters with a pulse effect at the mode control input: a - input action; , b - time dependence of the collector current of the reference transistor; c - the effect of transient processes in the source of the reference voltage on the output. the transducer levels with unchanged states at the inputs of the level selection.

Интегральный преобразователь импульсов содержит блок 1 формировани  выходных уровней с входами 2-4, которые  вл ютс  входами выбора уровней преобразовател , шинами 5- 8 питани , которые  вл ютс .входами задани  уровней преобразовател , вы- ходом 9, который  вл етс  выходом преобразовател , и входами 10 - 12 задани  режима, блок 13 токораспределени  с выходами 14 - 16, входом 17, источник 18 опорного напр жени , включающий токозадающий элемент 19, отражатель 20 тока, повторитель 21 напр жени , инвертирующий каскад 22, эталонный транзистор 23, Кроме того.The integral pulse converter comprises an output levels shaping unit 1 with inputs 2-4, which are converter level selection inputs, power busbars 5-8, which are input levels of the converter, output 9, which is the output of the converter, and inputs 10 - 12 mode settings, current distribution unit 13 with outputs 14 - 16, input 17, voltage source 18, including current supply element 19, current reflector 20, voltage follower 21, inverting stage 22, reference transistor 23, in addition.

1-. , one-. ,

интегральный преобразователь импульсов содержит токозадающий элемент 24, отражатели 25 и 26 тока, инвертирующий каскад 27, первый, второй и вы ходной транзисторы 28 - 30 соответственно , ключевой элемент 31 с управл ющим входом -32, который  вл етс  входом управлени  режимом преобразовател , элемент 33 смещени , общую шину 34, конденсаторы 35 - 37, при этом входы 10 - 12 блока 1 соединены соответственно с выходами 14 - 16 блока 13, вход 17 которого соединен с выходом источника 18, выход токоза- дающего элемента 19 соединен с выходом отражател  20 и входом повторител  21, выход которого  вл етс  выходом источника 18 и через инвертирующий каскад 22 подключен к базе эталонного транзистора 23, коллектор которого соединён с входом отражате- л  20, выход токозадающего элемента 24 соединен с выходом отражател  25 и входом инвертирующего каскада 27, выход которого соединен с базой транзистора 28 коллектор транзистора 28 соединен с эмиттером транзистора 29, коллектор которого соединен с входом отражател ,25, а база через элемент 33 подключена к входу отражател  26 и первому выводу ключевого элемента 31, второй вывод которого соединен . с общей шиной 34, выход отражател  26 соединен с базой выходного транзистора 30, коллектор которого соединен с выходом отражател  20 Toxaj междуthe integral pulse converter contains a current-supply element 24, current reflectors 25 and 26, an inverting stage 27, first, second and output transistors 28-30, respectively, a key element 31 with a control input -32, which is an input for controlling the converter mode, element 33 the displacement, the common bus 34, the capacitors 35-37, while the inputs 10-12 of the unit 1 are connected respectively to the outputs 14-16 of the unit 13, the input 17 of which is connected to the output of the source 18, the output of the current-forming element 19 is connected to the output of the reflector 20 and repeat input 21, the output of which is the output of the source 18 and through the inverting cascade 22 is connected to the base of the reference transistor 23, the collector of which is connected to the input of the reflector 20, the output of the current supply element 24 is connected to the output of the reflector 25 and the input of the inverting cascade 27, which output is connected to base transistor 28 collector transistor 28 is connected to the emitter of transistor 29, the collector of which is connected to the input of the reflector, 25, and the base through the element 33 is connected to the input of the reflector 26 and the first output of the key element 31, the second output of which rogo connected with a common bus 34, the output of the reflector 26 is connected to the base of the output transistor 30, the collector of which is connected to the output of the reflector 20 Toxaj between

входом и выходом отражателей 20 и 25the entrance and exit of the reflectors 20 and 25

, - -, - -

тока включены соответственно конден- са-г оры 35 и 36, а ме щу выходами отражателей 20 и 26 включен конденсатор 37,current, respectively, included capacitors gors 35 and 36, and with the outputs of the reflectors 20 and 26, a capacitor 37 is turned on,

Кроме того, источник 18 может содержать дополнительный эталонныйIn addition, source 18 may contain additional reference

транзистор 38,.дополнительный повторитель 39 напр жени , выход которого  вл етс  дополнительным выходом 40 источника 18 и транзистор 41; при этом дополнительный эталонный транзистор включен эмиттером и коллектором между коллектором эталонного транзистора 23 и входом -отражател  20 тока, а его. база подключена к входу дополнительного повторител  39, выход которого подключен к базе транзистора 41, эмиттер и коллектор тран :зистора 41 соединены соответственно с общей шиной 34 и базой дополнительного эталонного транзистора 38, дополнительный вых,од 40 подключен к дополнительному входу блока 13 токо- распределени .a transistor 38, an additional voltage follower 39, the output of which is the additional output 40 of the source 18 and the transistor 41; wherein the additional reference transistor is connected by an emitter and a collector between the collector of the reference transistor 23 and the input of the current reflector 20, and its. the base is connected to the input of the additional repeater 39, the output of which is connected to the base of the transistor 41, the emitter and collector of the transistor of the resistor 41 are connected respectively to the common bus 34 and the base of the additional reference transistor 38, additional output, 40 is connected to the additional input of the current distribution unit 13 .

Кроме того, блок 1 формировани  выходных уровней может содержать транзисторы 42-50.In addition, the output level generating unit 1 may comprise transistors 42-50.

Интегральный преобразователь импульсов работает следующим образом.Integrated pulse converter works as follows.

Ток 1, протекающий через токоза- дающий элемент 24, сравниваетс  с коллекторным током транзистора 29 с помощью отражател  25 тока. Сигнал ошибки при разбалансе токов усиливаетс  вторым инвертирующим каскадом 27 и транзистором 28 и подаетс  в противофазе в эмиттерную цепь транзистора 29, включенного по схеме с общей базой (ОБ). При использовании резистора в качестве токозадающего элемента 24 и в отсутствие разбаланс коллекторный ток транзистора 29 определ етс  следующим соотношением.The current 1 flowing through the current-producing element 24 is compared with the collector current of the transistor 29 using the current reflector 25. The error signal during current imbalance is amplified by the second inverting cascade 27 and the transistor 28 and is fed in antiphase to the emitter circuit of the transistor 29 connected in accordance with the common base circuit (ON). When using a resistor as a current-supplying element 24 and in the absence of an imbalance, the collector current of transistor 29 is determined by the following relation.

иг%.ig%.

кto

2.2

§.§.

R  R

пP

R - R -

2424

де Uf, напр жение источника питани , обеСдечивающего ток через токозадающий элемент -24;de Uf, the voltage of the power source, obsledding the current through the current-generating element -24;

R, - сопротивление резистора токозадающего элемента 24; сопротивление резистора, шунтирующего вход отражател  25 тока;R, is the resistance of the resistor of the current-carrying element 24; the resistance of the resistor shunting the input of the current reflector 25;

пр мое падение напр жени  на переходах база - эмиттер транзисторов инвертирующего каскада 27 и отражател  25, Входной ток отражател  26 токаdirect voltage drop across the base-emitter junction of the transistors of the inverting stage 27 and the reflector 25, the input current of the reflector 26 of the current

сть базовый ток транзистора 29st base current of transistor 29

24 R24 R

II

ftft

1414

где коэффициент передачи тока базы транзистора 29 (в дальнейшем бугwhere is the current transfer ratio of the base of transistor 29 (hereinafter, the bug

10ten

- дЁм считать,- что на коэффициенты передачи всех р - п - р-транзисторов в преобразователе на их рабочих токах одинаковы и равны Ар , что достигаетс  известными конструктивно-топологическими методами, все р - п - р- транзисторы выполнены в виде торцевых или горизонтальных структур).- I take it to be assumed that the transfer coefficients of all p - n - p transistors in the converter at their operating currents are the same and equal to Ap, which is achieved by known constructive topological methods, all p - n - p transistors are made in the form of end or horizontal structures).

Если ключевой элемент 31 закрыт, выходной ток отражател  26 определ етс  по формулеIf the key element 31 is closed, the output current of the reflector 26 is determined by the formula

т -L.v - выу-гб РР t -L.v - vyu-gb PP

15 где К - коэффициент, определ емьй -соотношением площадей эмиттер- ных переходов транзисторов в отражателе 26 тока. Тогда коллекторный ток вькодного15 where K is the coefficient defined by the ratio of the emitter junction areas of the transistors in the current reflector 26. Then the collector current of the code

1,К.1 TO.

транзистора 30 равенtransistor 30 equals

Если же ключевой элемент 31 открыт значит и Т.равны нулю. Элемент 33 смещени -исключает нелинейный режим схемы с общей отрицательной обратной св зью (ООС),If the key element 31 is open, then T. equals zero. Bias element 33 excludes the non-linear mode of a circuit with a common negative feedback (OOS),

включающей отражатель 25 тока, транзисторы 28 и 29 и инвертирующий каскад 27.including a current reflector 25, transistors 28 and 29, and an inverting stage 27.

Источник 18 опорного напр жени  работает следую1цим образом.The source 18 of the reference voltage works as follows.

5 five

00

5five

Cy f iapный ток 1, токозадающего элемента 19 и выходного трансзистора 30 сранниваетс  с коллекторньгм током эталонного транзистора 23 (либо с коллекторным током дополнительного эталонного транзистора 38) с помощью .отражател  20 тока. Сигнал ошибки усиливаетс  с помощью повторител  21 напр жени  и инвертирующего каскада 22 и подаетс  в противофазе в базовую цепь эталонного транзистора 23 (либо после дополнительного усилени  эталонным транзистором 23 в змиттерную цепь дополнительного эталонного транзистора 38, включенного по схеме ОБ). В отсутствие разбаланса напр жение на входе источника 18 опорного напр жени  определ етс  соотношениемCy f iap current 1, current supply element 19, and output transistor 30 are connected to the collector current of the reference transistor 23 (or to the collector current of the additional reference transistor 38) using the current reflector 20. The error signal is amplified by the voltage follower 21 and the inverting stage 22 and is fed in antiphase into the base circuit of the reference transistor 23 (or after additional amplification by the reference transistor 23 to the emitter circuit of the additional reference transistor 38 connected in accordance with the OT scheme). In the absence of imbalance, the input voltage of the source 18 of the reference voltage is determined by the ratio

00

5five

иand

где I where i

onon

le le

. , . ,

С  WITH

ОЭ 12OE 12

при замкнутом ключевом элементе 31; при разомкнутом ключевом элементе 31,when closed key element 31; with the open key element 31,

напр жение на пр - мось(ещенном переходе база - эмиттер транзистора инвер-voltage across the voltage (still transition base - emitter of the inverter

тирующего каскада 22;tatuyu cascade 22;

j - сопротивление рези стора в его эмиттеоной цепи.j is the resistance of the resistor in its emitter circuit.

Если в источнике 18 используетс  дополнительный эталонный транзистор 38, то и„ определ етс  соотношениемIf in the source 18 an additional reference transistor 38 is used, then & is determined by the ratio

,,,,

где oip - коэффициент передачи тока эмиттера торцевых р-п-р-транзисторов в интегральном преобразователе импульсов . В этом случае на дополни- тельном выходе 40 источника 18 напр жение определ етс  .выражениемwhere oip is the current transfer ratio of the emitter of the front pnp transistors in the integrated pulse converter. In this case, at the additional output 40 of the source 18, the voltage is determined by the expression

40 40

I:I:

где m - коэффициент, учитывающий неwhere m is the coefficient taking into account not

идеальность эмиттерного перехода транзистора 41; I.J - тепловой ток эмиттерного перехода транзистора 41; ср - температурный потенциал. Соответствуюпщм выбором площадей эмиттерных переходов транзистора инвертирующего каскада 22 и соответствующего транзистора в блоке 13 и сопротивлений резисторов в их эмиттерных цеп х, а также площадей эмиттерных переходов транзистора 41 и соответствующего транзистора в блоке 13 получаем выходные токи блока 13 токорас- пределени , пропорциональные току I (выход 16), либо I/oin (выходы 14 и 15), причем практически независимо от температуры кристалла ИС и абсо.- лютного разброса коэффициентов усилени  транзисторов интегрального преобразовател  импульсов. Стабильность режимов токов, задаваемых на входы 10-12 задани  режима блока 1 формировани  выходньк уровней способствует повыщению стабильности времен- ных характеристик интегрального преобразовател , поскольку времена перехода с уровн  на уровень и задержки переключени  обратно пропорциональны соответствующим режимным то- кам.ideality of the emitter junction transistor 41; I.J - thermal current of the emitter junction of the transistor 41; wed - temperature potential. By choosing the squares of the emitter junction of the transistor of the inverting cascade 22 and the corresponding transistor in block 13 and the resistances of the resistors in their emitter circuits, as well as the emitter junction areas of the transistor 41 and the corresponding transistor in block 13, we obtain the output currents of the current distribution block 13 proportional to current I ( output 16), or I / oin (outputs 14 and 15), and almost independently of the temperature of the IC chip and the absolute variation of the gain of the transistors of the integrated converter and pulses. The stability of the modes of the currents set to the inputs 10–12 of the mode setting of the output level block 1 contributes to the stability of the time characteristics of the integrated converter, since the transition times from level to level and switching delays are inversely proportional to the corresponding mode currents.

В конкретной реализации интегрального преобразовател  импульсов блок 1 обеспечивает формирование четырех- уровневых выходных сигналов, предназ- наченных преимущественно дл  управлени  секци ми накоплени  и хранени  .фоточувствительных микросхем с зар °In the specific implementation of the integrated pulse converter, unit 1 provides for the formation of four-level output signals intended primarily to control the accumulation and storage sections of photosensitive circuits with

5 five

00

5five

0 5 0 45 50 0 5 0 45 50

5 five

довой св зью (ФМЗС). Ниже приведена таблица соответст}зи  входных логических и выходного сигналов, в которой U{ - напр жение на i-й шине питани  (...8).connection (FMZS). The table below shows the correspondence of input logic and output signals, in which U {is the voltage on the i-th power bus (... 8).

Вход 32 управлени  режимом согласован по уровн м со стандартными ТТЛ (КМОП) логическими схемами. Входное импульсное воздействие измен ет состо ние ключевого элемента 31. При этом базовый ток выходного транзистора 30 измен етс  от нул  до значени  (либо обратно). Соответственно коллекторный ток выходного транзистора 30 равен либо нулю, либо KI,. Передача ш-тульсного воздействи  на источник 18 опорного напр жени  через торцевой р-п-р-транзис- тор 30, работающий с генератором тока в базовой цепи, эффективно су-- ,жает спектр импульсного воздействи  (тем же цел м служит и третий конденсатор 37). Если коэффициенты р возрастут (при повышении температуры ) , уменьшение запаса устойчивости источника 18 в существенной степени компенсируетс  снижением скорости изменени  коллекторного тока выходного транзистора 30,что обусловлено уменьшением выходного тока отражател  26 тока, обеспечивающего перезар д конденсатора 37, т.е. при изменении Др происходит подстройка параметров импульсного воздействи  на входе источника 18 опорного напр же- снижающа  веро тность по влени  значительных колебаний режимных токов при изменении режима преобразовател . В результате, изменение режим- ньпс токов блока 1 имеет апериодический характер, уменьшаетс  врем  установлени  режима по сравнению с колебательным процессом, исключаютс  ложные переключени  на выходе преобразовател . Кроме того, оказываетс  возможным объедин ть вход 32 управлени  режимом с одним из входов выбора уровней (например, входом 2), что способствует повышению быстродействи  преобразовател , исключает необходимость формировани  специальных сигналов управлени  режимом, в частности, опережающих импульсные сигналы на входах выбора уровней. Очевидно, что длительность перехода с уровн  на уровень при одновременном управлении режимом и входами уровней имеет; промежуточное значение по сравнению с соответствующим переходом уровней При фиксированных режимах с малой или большой мощностью потреблени .The mode control input 32 is level matched with standard TTL (CMOS) logic circuits. The input pulse affects the state of the key element 31. In this case, the base current of the output transistor 30 changes from zero to value (or vice versa). Accordingly, the collector current of the output transistor 30 is equal to either zero or KI ,. The transfer of a pulse voltage to the source 18 of the reference voltage through the end pnp-transistor 30, which operates with a current generator in the base circuit, effectively sucks the spectrum of the pulse effect (the third capacitor also serves 37). If the coefficients p increase (with increasing temperature), a decrease in the stability margin of source 18 is substantially compensated by a decrease in the rate of change of the collector current of the output transistor 30, which is caused by a decrease in the output current of the current reflector 26, which provides recharge of the capacitor 37, i.e. when Δρ changes, the parameters of the pulse action at the input of the source 18 of the reference voltage decrease the probability of significant fluctuations of the mode currents when the converter mode changes. As a result, the change in the current mode of the currents of the block 1 is aperiodic in nature, the time for setting the mode is reduced as compared with the oscillatory process, spurious switches at the output of the converter are excluded. In addition, it becomes possible to combine the mode control input 32 with one of the level selection inputs (for example, input 2), which helps to increase the speed of the converter, eliminating the need to form special mode control signals, in particular, leading pulse signals at the level selection inputs. It is obvious that the duration of the transition from level to level while simultaneously controlling the mode and inputs of levels has; intermediate value in comparison with the corresponding level transition in fixed modes with low or high power consumption.

Дл  сравнени  на фиг.2 приведены графики, иллюстрирующие работу предлагаемого преобразовател  и известного при импульсном воздействии (фиг.2а) на входе управлени  режимом Коллекторный ток эталонного транзистора 1к.эг ( соответственно все режимные токи на входах задани  режима блока формировани  выходных уровней) измен етс  в предлагаемом устройстве апериодически, а в известном возникают затухающие колебани  (фиг.26, сплошна  и пунктирна  лини  соответственно ), В результате, в устройстве сигналы на входе управлени  режимом не привод т к искажени м выходных уровней (сплошные линии на фиг.2в), тогда как на выходе известного уст- ройства (пунктир) такие искажени  возникают. Так, при вьтолнении в известном преобразователе блока формировани  выходных уровней по схеме, приведенной на фиг,1 (четырехуровневый вариант), про вл ютс  следующие механизмы искажени  выходных уровнейFor comparison, Fig. 2 shows graphs illustrating the operation of the proposed converter and known for pulsing (Fig. 2a) at the input of mode control. The collector current of the reference transistor 1k.eg (respectively, all mode currents at the inputs of the mode setting of the output levels shaping unit) varies In the proposed device, aperiodically, and in the known, damping oscillations occur (Fig. 26, solid and dashed line, respectively). As a result, the device does not output signals at the mode control input. to distortions of the output levels (solid lines in figv), whereas at the output of a known device (dotted line) such distortions arise. So, if the output levels are formed in a known converter of the formation of the block according to the scheme shown in FIG. 1 (the four-level variant), the following mechanisms of distorting the output levels appear

Если на выходе установлен 1-й . уровень (вариант 1 нафиг.2в, пунк тир), при значительном превышении I 5 установившегос .значени  и соответствующем увеличении режимных токов блока 1 формировани  выходных уровней напр жени  коллектор - эмиттер насыщени , транзисторов 42 и 43 могут превысить напр жени  отпирани  транзисторов 44 и 45 (из-за падени  напр жени  на сопротивлении тела коллектора ) , В этом случае напр жение на базе транзистора 46-и на выходе преобразовател  может снизитьс i может даже возникнуть сквозной ток через транзисторы 45 и 46, При снижении режимных токов блока формировани  выходных уровней до нул  транзисторы 44 и 45 оказываютс  в режиме с оторванной базой, вследствие чего может возникнуть пробой этих транзисторов и изменитьс  вьгходной уровень.If the output is set 1st. level (option 1 nafig, point), with a significant excess of I 5 steady-state value and a corresponding increase in the operating currents of the block 1 forming the output voltage levels of the collector-saturation emitter, transistors 42 and 43 can exceed the unlocking voltage of transistors 44 and 45 (due to the voltage drop on the resistance of the collector body) In this case, the voltage at the base of the transistor 46 and the output of the converter can decrease i can even generate a through current through the transistors 45 and 46, When the operating currents of the block decrease ormirovani output levels to zero, the transistors 44 and 45 in the mode with okazyvayuts severed base, whereby breakdown can occur and these transistors izmenits vghodnoy level.

Если на выходе установлен второй или четвертый уровень (варианты 2 и 3) , то при определенном уменьшении режимных токов сначала включаютс  транзисторы 47 или 48 (из-за наличи  резисторов, шунтирующих переходы база-эмиттер этих транзисторов), далее.до момента полного выключени  режимных токов в базу транзистора 46If the output is set to the second or fourth level (options 2 and 3), then with a certain decrease in the mode currents, transistors 47 or 48 first turn on (due to the presence of resistors that shunt the base-emitter transitions of these transistors), then currents in the base of the transistor 46

10ten

1515

2020

2525

протекает ток, который и приводит к изменению выходных уровней. Восстановление 11-го н IV-ro уровней происходит с помощью транзисторов 49 и 50,current flows, which leads to a change in output levels. Restoration of the 11th and IV-ro levels occurs with the help of transistors 49 and 50,

Ложные переключени  на 111-м уровне (вариант 4) могут происходить вследствие пробо  транзистора 42,, который переходит в режим с оторванной базой при нулевых режимных токах блока формировани  выходных уровней,False switching at the 111th level (option 4) may occur due to the breakdown of the transistor 42, which goes into a mode with a torn base at zero mode currents of the output levels forming unit,

Дл  двухуровневого исполнени  блока формировани  выходных уровней (в известном устройстве) характерны искажени  по вариантам 1 и 4,For the two-level execution of the block forming the output levels (in the known device), the distortions in options 1 and 4 are characteristic,

Claims (2)

Формула изобретени Invention Formula 1, Интегральный преобразователь импульсов, содержащий блок формировани  выходных уровней, блок токорас- пределени  и источник опорного напр жени , причем входы блока формировани  выходных уровней соединены с соответствуюш 1ми входами выбора уровней устройства, шины питани  соединены с соответствуюш5- ми входами зада- ни  уровней, а выход соединен с выходом устройства, входы задани  режима блока формировани  выходных уровней соединены с соответствуюш {ми выходами блока токораспределени , вход которого соединен с выходом источника опорного напр жени , о т 35 л и ч а ю щ и и с   тем, что, с1, an integrated pulse converter comprising an output level shaping unit, a current distribution distribution unit and a voltage source, the inputs of the output levels shaping unit are connected to the corresponding 1 level selection input, the power bus inputs are connected to the corresponding 5 level input inputs, and the output is connected to the output of the device, the inputs for setting the mode of the output levels shaping unit are connected to the corresponding outputs of the current distribution unit, the input of which is connected to the output of the source polar voltage of 35 l and m h and w and u and so that, with целью повышени  точности формировани  выходных уровней и быстродействи  за счет исключени  колебательного процесса на выходе источника опорногоthe purpose of improving the accuracy of formation of output levels and speed by eliminating the oscillatory process at the output of the reference source 0 напр жени , в него введены токозадаю- щий элемент, первьй и второй отражатели тока, инвертирующий каскад, первый , второй и выходной р-п-р-транзис- торы, ключевой элемент, элемент смещени , при этом выход токозадающего элемента соединен с выходом первого отражател  тока и управл ющим входом инвертирующего каскада, выход которого соединен с базой первого транзис- тора, коллектор первого транзистора соединен с эмиттером второго транзистора , коллектор которого соединен с входом первого отражател  тока, а база через элемент смещени  соединена с входом второго отражател  тока и выходом ключевого элемента, управл ющий вход которого соединен с входом управлени  режимом устройства, а первый вход - с общей шиной устройства.0 voltage, current-giving element, first and second current reflectors, inverting cascade, first, second and output pnp-r transistor, key element, displacement element, are introduced into it, while the output of the current-giving element is connected to the output the first current reflector and the control input of the inverting cascade, the output of which is connected to the base of the first transistor, the collector of the first transistor is connected to the emitter of the second transistor, the collector of which is connected to the input of the first current reflector ene with input of the second current reflector and output a key element, a control input of which is connected to the input control device mode, and a first input of - general device bus. 30thirty 4545 00 5five выход второго отражател  тока соеди нен с базой выходного транзистора, коллектор которого соединен с входом источника опорного напр жени , дополнительный выход которого соединен с вторым входом блока токораспределе ни , при этом между входом и выходом первого отражател  тока включен первый конденсатор, а между выходом. второго отражател  тока и коллектором выходного транзистора - второй конденсатор , эмиттеры первого и выходного транзисторов, вход токозадающего элемента и второй вход ключевого элемента соединены с ишной питани , вход инвертирующего каскада соединен с общей шиной.the output of the second current reflector is connected to the base of the output transistor, the collector of which is connected to the input of the voltage source, the auxiliary output of which is connected to the second input of the current distributor, while the first capacitor is connected between the input and output of the first current reflector and between the output. the second current reflector and the collector of the output transistor — the second capacitor, the emitters of the first and output transistors, the input of the current supply element and the second input of the key element are connected to the power supply, the input of the inverting stage is connected to the common bus. 2. Преобразователь по п.1,.о т - личающийс  тем, что источник опорного напр жени  содержит то- козадающий элемент, отражатель тока, . повторитель напр жени , инвертирующий каскад, эталонный транзистор и дополнительный эталонный транзистор, имеющие р-п-р-структуру, дополнительный повторитель напр жени  и трав- зистор, причем выход токозадающего2. The converter according to claim 1, .o t is characterized in that the source of the reference voltage contains a current-generating element, a current reflector,. a voltage follower, an inverting cascade, a reference transistor and an additional reference transistor having a pp-p-structure, an additional voltage follower and a traistor, and the current supply output О ОOh oh 1one 1 о о 1 1 1 о о 1 1 оabout 1one о 1about 1 о 1about 1 о 1about 1 Q Q s s 00 элемента соединен с выходом отража- теп  тока и управл ющим входом повторител  напр жени , выход которого соединен с первым выходом источника опорного напр жени , выход повторител  напр жени  через инвертирующий каскад соединен с базой эталонного транзистора, коллектор которого соединен с эмиттером дополнительного эт.алонного транзистора, коллектор которого соединен с входом отражате- д  тока, между входом и выходом отражател  тока включен конденсатор, база дополнительного эталонного транзистора соединена с коллектором транзистора, эмиттер которого соединен с общей; шиной, а база - с дополнительным выходом источника опорного напр жени , управл ющий вход и выход дополнительного повторител  напр жени  соединены соответственно с коллектором и базой транзистора, с шиной питани  соединены вход токозадающего элемента, вход повторител  напр жени , : эмиттер эталонного транзистора и вход дополнительного повторител  напр жени , а с общей шиной - вход инвертирующего каскада.element is connected to the output of the current reflector and the control input of the voltage follower, the output of which is connected to the first output of the reference voltage source, the output of the voltage follower through the inverting cascade is connected to the base of the reference transistor, the collector of which is connected to the emitter of the additional ET-A whose collector is connected to the current reflector input, a capacitor is connected between the input and output of the current reflector, the base of the additional reference transistor is connected to the collector transistor , Whose emitter is connected to a common; the bus and the base with an additional output of the voltage source, the control input and the output of the additional voltage follower are connected respectively to the collector and the base of the transistor, the input of the current supply element, the input of the reference transistor and the input of the additional voltage are connected to the power bus voltage follower, and with a common bus - the input of the inverting cascade. 1-й уровень1st level IV-й уровеньLevel IV 1-й зФовень111-й уровень1st level 111st level 11-й уровень11th level III-й уровеньLevel III ss фиг. 2FIG. 2