SU1483396A1 - Device for measuring oscillation logarithmic attenuation decrements - Google Patents
Device for measuring oscillation logarithmic attenuation decrements Download PDFInfo
- Publication number
- SU1483396A1 SU1483396A1 SU874364607A SU4364607A SU1483396A1 SU 1483396 A1 SU1483396 A1 SU 1483396A1 SU 874364607 A SU874364607 A SU 874364607A SU 4364607 A SU4364607 A SU 4364607A SU 1483396 A1 SU1483396 A1 SU 1483396A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- input
- comparators
- pulses
- reliability
- Prior art date
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
Изобретение относитс к измерительной технике и может найти применение дл исследовани физико-механических свойств веществ. Целью изобретени вл етс повышение надежности устройства за счет устранени запрещенных комбинаций сигналов на входах логических элементов. По накапливаемой к концу цикла измерений разности числа импульсов от превышений входного сигнала над верхним и нижним пороговыми уровн ми суд т о величине логарифмического декремента затухани . Поступающие на счетные входы реверсивного счетчика короткие импульсы не перекрываютс по времени, чем обеспечиваетс устойчива работа измерител и повышаетс его надежность. 3 ил.The invention relates to a measurement technique and can be used to study the physicomechanical properties of substances. The aim of the invention is to increase the reliability of the device by eliminating prohibited combinations of signals at the inputs of logic elements. By the difference of the number of pulses accumulated by the end of the measurement cycle from the excess of the input signal over the upper and lower threshold levels, the value of the logarithmic damping factor is judged. Short pulses arriving at the counting inputs of the reversible counter do not overlap in time, which ensures stable operation of the meter and increases its reliability. 3 il.
Description
Изобретение относитс к измерительной технике и может найти применение дл исследовани физико-механических свойств веществ.The invention relates to a measurement technique and can be used to study the physicomechanical properties of substances.
Целью изобретени вл етс повышение надежности устройства за счет устранени запрещенных комбинаций сигналов на входах логических элементов.The aim of the invention is to increase the reliability of the device by eliminating prohibited combinations of signals at the inputs of logic elements.
На фиг. 1 представлена структурна схема устройства; на фиг. 2 - функциональна схема формировател импульсов; на фиг. 3 - временные диаграммы, по сн ющие работу устройства.FIG. 1 shows a block diagram of the device; in fig. 2 - functional diagram of the pulse former; in fig. 3 - timing diagrams for the operation of the device.
Устройство измерени логарифмического декремента затухани (фиг. 1) содержит первый и второй компараторы 1 и 2 напр жений , первые входы которых подключены к входному зажиму, источник 3 опорного напр жени , первый и второй выходы которого подключены соответственно к вторым входам первого и второго компараторов 1 и 2, первый и второй формирователи 4 и 5 импульсов, входы которых подключены соответственно к выходам первого и второго компараторов 1 и 2, и реверсивный счетчик 6, суммирующий вход которого подключен к выходу второго формировател 5 импульсов, вычитающий вход - к выходу первого формировател 4 импульсов, а R-вход - к шине «Сброс. Формирователи 4 и 5 (фиг. 2) состо т из четырех последовательно соединенных элементов И-НЕ 7-10 при этом вход первого элемента И-НЕ 7 подключен к второму входу четвертого элемента И-НЕ 10 и вл етс входом формировател , а выход четвертого элемента И-НЕ 10 - выходом формировател .The device for measuring the logarithmic damping decrement (Fig. 1) contains the first and second comparators 1 and 2 voltages, the first inputs of which are connected to the input terminal, the source 3 of the reference voltage, the first and second outputs of which are connected respectively to the second inputs of the first and second comparators 1 and 2, the first and second shaper 4 and 5 pulses, the inputs of which are connected respectively to the outputs of the first and second comparators 1 and 2, and a reversible counter 6, the summing input of which is connected to the output of the second shaper 5 pulses, subtracting input - to the output of the first driver 4 pulses, and R-input - to the bus “Reset. The formers 4 and 5 (Fig. 2) consist of four series-connected elements AND-NE 7-10 with the input of the first element AND-NO 7 connected to the second input of the fourth element AND-NOT 10 and is the input of the former, and the fourth output element AND NOT 10 - the output of the shaper.
Компараторы 1 и 2 напр жений могут быть выполнены на микросхемах 521 САЗ, на вторые входы которых подаютс напр жени , устанавливающие верхний h и нижний 1 уровни; реверсивный счетчик 6, и формирователи 4 и 5 импульсов - соот4 00 СО СО СО О5Comparators 1 and 2 voltages can be performed on SAS chips 521, to the second inputs of which voltages are applied that establish the upper h and the lower 1 levels; reversible counter 6, and formers 4 and 5 pulses - respectively 00 00 WITH CO WITH O5
ветственно на микросхемах К.155ИЕ7 и К155ЛАЗ. Источник 3 опорных напр жений представл ет собой резистивный делитель, подключенный к источнику ЭДС.on the K.155IE7 and K155LAZ microcircuits. Reference voltage source 3 is a resistive divider connected to an emf source.
На фиг. 3 представлены входные и вы- ходные сигналы узлов устройства.FIG. 3 shows the input and output signals of the device nodes.
Устройство работает следующим образом.The device works as follows.
Импульсом Ue (фиг. Зе), соответствующим началу цикла измерени , реверсивный счетчик 6 устанавливаетс в исходное нулевое состо ние. Экспоненциально затухающий сигнал Ui поступает на первые входы первого и второго компараторов 1 и 2 напр жений (фиг. За). Компаратор 1 осуществл ет сравнение напр жени U: с верх- ним пороговым уровнем h, а компаратор 2 - с нижним пороговым уровнем 1. В результате на выходах компараторов формируютс напр жени U2 и Us (фиг. 36, в).A pulse Ue (Fig. Ze), corresponding to the beginning of the measurement cycle, the reversible counter 6 is reset to the initial zero state. The exponentially decaying signal Ui is fed to the first inputs of the first and second comparators 1 and 2 voltages (Fig. 3a). Comparator 1 compares the voltage U: with the upper threshold level h, and the comparator 2 with the lower threshold level 1. As a result, the voltages U2 and Us are formed at the outputs of the comparators (Fig. 36c).
Формирователи 4 и 5 импульсов форми- руют из напр жений U2 и Uj по их переднему фронту короткие импульсы отрицательной пол рности U 4 и Us (фиг. Зг, д). Эти импульсы управл ют состо нием реверсивного счетчика (фиг. Зж), на котором к концу цикла измерени накапливаетс количество импульсовThe shapers of 4 and 5 pulses form short pulses of negative polarity U 4 and Us from the voltages U2 and Uj along their leading edge (Fig. 3g, g). These pulses control the state of the reversible counter (Fig. ЗЖ), where by the end of the measurement cycle the number of pulses accumulates
N N/-NA,N N / -NA,
где N/ и NA - число импульсов в последовательност х Us И U4Двоичный код числа N снимаетс с выходов реверсивного счетчика 6.where N / and NA are the number of pulses in the sequences Us and U4. The binary code of the number N is taken from the outputs of the reversible counter 6.
Число импульсов N, равное числу полуволн напр жени Ui, амплитуды которыхThe number of pulses N, equal to the number of half-voltages Ui, whose amplitudes
Q 5 Q 5
Q Q
5five
00
ограничены верхним К и нижним 1 уровн ми , определ ет декремент затухани bounded by the upper K and lower 1 levels, determines the damping factor
б 1 Г1пГ b 1 G1pG
где Т - период следовани волн напр жени Ui.where T is the period of the following voltage waves Ui.
Таким образом, применение формирователей и реверсивного счетчика позвол ет устранить запрещенные комбинации сигналов на входах логических элементов, что обеспечивает устойчивую работу схемы измерител и повышает его надежность.Thus, the use of drivers and a reversible counter eliminates forbidden combinations of signals at the inputs of logic elements, which ensures stable operation of the meter circuit and increases its reliability.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874364607A SU1483396A1 (en) | 1987-10-26 | 1987-10-26 | Device for measuring oscillation logarithmic attenuation decrements |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874364607A SU1483396A1 (en) | 1987-10-26 | 1987-10-26 | Device for measuring oscillation logarithmic attenuation decrements |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1483396A1 true SU1483396A1 (en) | 1989-05-30 |
Family
ID=21350113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874364607A SU1483396A1 (en) | 1987-10-26 | 1987-10-26 | Device for measuring oscillation logarithmic attenuation decrements |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1483396A1 (en) |
-
1987
- 1987-10-26 SU SU874364607A patent/SU1483396A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 348933, кл. G 01 N 29/00, 1970. Авторское свидетельство СССР № 781598, кл. G 01 Н 1/06, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1483396A1 (en) | Device for measuring oscillation logarithmic attenuation decrements | |
SU1442927A1 (en) | Digital periodometer | |
SU1087954A1 (en) | Time-to-code converter | |
SU970670A1 (en) | Pulse duration discriminator | |
SU1540019A1 (en) | Clock synechronization device | |
SU482713A1 (en) | Device for measuring time intervals | |
SU1195278A1 (en) | Digital phase-meter | |
SU498723A1 (en) | Binary Pulse Width Modulator | |
SU1337844A1 (en) | Device for calibration test of digital devices | |
SU1653145A1 (en) | Delay device | |
SU1379774A1 (en) | Time interval automatic selection device | |
SU883854A2 (en) | Device for clamping pulse temporary position | |
SU1004956A1 (en) | Time interval train to digital code converter | |
SU822335A1 (en) | Pulse duration discriminator | |
SU540371A1 (en) | Digital Time Modulator | |
SU1368821A1 (en) | Device for measuring time parameters of fluctuating pulse signals | |
SU1242853A1 (en) | Device for registering time of passing trailing edge of pulse through the given level | |
SU1363432A1 (en) | Frequency-phase discriminator | |
SU1132235A1 (en) | Device for automatic selection of ac voltage measuring range | |
SU1626177A1 (en) | Harmonic signal frequency meter | |
SU1629976A1 (en) | Device for comparison of analog signals | |
SU951681A1 (en) | Pulse delay device | |
SU1370753A1 (en) | Pulse shaper | |
SU361527A1 (en) | DIGITAL LEVEL METER | |
SU1439737A1 (en) | Displacement digitizer |