JPS5958558A - 並列周期的冗長チエツク回路 - Google Patents
並列周期的冗長チエツク回路Info
- Publication number
- JPS5958558A JPS5958558A JP58154260A JP15426083A JPS5958558A JP S5958558 A JPS5958558 A JP S5958558A JP 58154260 A JP58154260 A JP 58154260A JP 15426083 A JP15426083 A JP 15426083A JP S5958558 A JPS5958558 A JP S5958558A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- data
- exclusive
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
- H03M13/091—Parallel or block-wise CRC computation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1813—Pulse code modulation systems for audio signals by adding special bits or symbols to the coded information
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の分野
本発明は、データ確認回路に関し、特定すると並列周期
的冗長チェック回路に関する。
的冗長チェック回路に関する。
発明の背景
周期的冗長チェック回路は周知である。しかしながら、
この種の回路は、普通、16−ピットのシフトレジスタ
より成り4出力が入力の排他的OR論理回路に帰還され
た直列論理形態を使用する。
この種の回路は、普通、16−ピットのシフトレジスタ
より成り4出力が入力の排他的OR論理回路に帰還され
た直列論理形態を使用する。
この種の回路の例は、ヒユーレットバラカードシブネイ
チャーアナリシスシステムである。
チャーアナリシスシステムである。
従来技術のこの直列形態のものは、各データビットが周
期的冗長チェック回路に直列的にクロックで装入される
ことを必要とする。しだがって、この動作を遂行するた
めに必要な時間は、サンプル当りのビット数とクロック
信号の周期の積に等価である。多くの応用に対して、こ
の種の装置は、逐次の入力データ群間に許容される時間
以上の時間を必要とする。
期的冗長チェック回路に直列的にクロックで装入される
ことを必要とする。しだがって、この動作を遂行するた
めに必要な時間は、サンプル当りのビット数とクロック
信号の周期の積に等価である。多くの応用に対して、こ
の種の装置は、逐次の入力データ群間に許容される時間
以上の時間を必要とする。
したがって、本発明の目的は、高周波の並列データ群の
有効性を決定できる高速度の周期的冗長チェック回路を
提供することである。
有効性を決定できる高速度の周期的冗長チェック回路を
提供することである。
発明の概要
本発明の並列の周期的冗長チェック回路は、周期的デー
タの有効性を決定する。8データビツト、例えばパルス
コード変調(PCM)サンプルデータ群が、周期的にこ
の回路の入力に加えられる。それゆえ、各データパター
ンは、予定された時間後反復される。
タの有効性を決定する。8データビツト、例えばパルス
コード変調(PCM)サンプルデータ群が、周期的にこ
の回路の入力に加えられる。それゆえ、各データパター
ンは、予定された時間後反復される。
この8ビツトデータ群は、各々2ビツトの4つの群に分
創される。第1の選択パルスで、各4群のMlのビット
、・例えば奇数番ビットがデータ選択回路を通過せしめ
られ、第2の選択パルスで、各群の第2のビット、例え
ば偶数番ビットがデータ選択回路を通過せしめられる。
創される。第1の選択パルスで、各4群のMlのビット
、・例えば奇数番ビットがデータ選択回路を通過せしめ
られ、第2の選択パルスで、各群の第2のビット、例え
ば偶数番ビットがデータ選択回路を通過せしめられる。
それゆえ、従来回路において2ビツトのめ転送すること
ができるのと同じ時間中に、全8ピツトがチェック回路
に転送される。
ができるのと同じ時間中に、全8ピツトがチェック回路
に転送される。
データ選択回路は、2ビツトの各群に対して1つずつ4
つの出力信号を有する。各出力信号は、排他的ORゲー
トを介してシフトレジスタに供給される。各シフトレジ
スタからの出力信号は、他の排他的ORゲートに供給さ
れ、そして該ゲートからの出力信号は、次いでデータ選
択回路からの関連する出力信号と結合される。これらの
信号は、第1の排他的OIL回路を介してシフトレジス
タに帰還される。
つの出力信号を有する。各出力信号は、排他的ORゲー
トを介してシフトレジスタに供給される。各シフトレジ
スタからの出力信号は、他の排他的ORゲートに供給さ
れ、そして該ゲートからの出力信号は、次いでデータ選
択回路からの関連する出力信号と結合される。これらの
信号は、第1の排他的OIL回路を介してシフトレジス
タに帰還される。
各データサイクルの開始時に、シフトレジスタをリセッ
トするためCLER信号が発生される。
トするためCLER信号が発生される。
これらのシフトレジスタは、各4ビツトデータ群と同期
して生ずるクロック信号によりクロックされる。それゆ
え、4データビツトの各群は、データ選択回路中をクロ
ックにより送られ、排他的OR回路を介してシフトレジ
スタに供給される。しかして、該排他的OR回路の出力
は、到来データビットとシフトレジスタの内容に依存す
る。
して生ずるクロック信号によりクロックされる。それゆ
え、4データビツトの各群は、データ選択回路中をクロ
ックにより送られ、排他的OR回路を介してシフトレジ
スタに供給される。しかして、該排他的OR回路の出力
は、到来データビットとシフトレジスタの内容に依存す
る。
この排他的OR回路は、無効データパターンを検出する
高い確率を有するデータコード化装置を提供する。各サ
イクルの終了時に、シフトレジスタは、得られたデータ
パターンを含んでおり、このデータパターンは予想され
るデータパターンと比較できる。
高い確率を有するデータコード化装置を提供する。各サ
イクルの終了時に、シフトレジスタは、得られたデータ
パターンを含んでおり、このデータパターンは予想され
るデータパターンと比較できる。
具体例の説明
M1図を参照すると、本発明の周期的冗長チェック回路
は、反復的直列データ発生器と比較回路(コンパレータ
)間に接続されて示されている。
は、反復的直列データ発生器と比較回路(コンパレータ
)間に接続されて示されている。
データ選択回路20は、複数の2:1セレクタを含んで
おり、各セレクタは、反復的直列データ発生器と、排他
的OR回路30の関連する排他的ORゲート間に接続さ
れている。
おり、各セレクタは、反復的直列データ発生器と、排他
的OR回路30の関連する排他的ORゲート間に接続さ
れている。
これらの排他的ORゲートの出力は、シフトレジスタ回
路40の関連するシフトレジスタに接続される。排他的
OR回路50は、2つのシフトレジスタに接続された複
数の排他的ORゲートを備える。排他的OR回路60は
、各々、第3のシフトレジスタと排他的OR回路50の
関連する排他的ORゲートの出力として接続された複数
の排他的ORゲートを備える。排他的OR回路60の各
排他的ORゲートの出力は、排他的OR回路30の関連
する排他的ORゲートの入力に接続される。
路40の関連するシフトレジスタに接続される。排他的
OR回路50は、2つのシフトレジスタに接続された複
数の排他的ORゲートを備える。排他的OR回路60は
、各々、第3のシフトレジスタと排他的OR回路50の
関連する排他的ORゲートの出力として接続された複数
の排他的ORゲートを備える。排他的OR回路60の各
排他的ORゲートの出力は、排他的OR回路30の関連
する排他的ORゲートの入力に接続される。
りpツク回路10は、選択リードを介してデータ選択回
路20に接続され、またクリヤおよびクロックリードを
介してシフトレジスタ回路40に接続される。
路20に接続され、またクリヤおよびクロックリードを
介してシフトレジスタ回路40に接続される。
並列8ビツトデータサンプルは、周期的にマルチブレフ
サ200Å力に供給されるが、4つの2=1セレクタ2
1〜24の各々に2ビツトが供給される。
サ200Å力に供給されるが、4つの2=1セレクタ2
1〜24の各々に2ビツトが供給される。
クロック回路10からの選択信号は、奇数および偶数ビ
ットを交互にデータ選択回路20を通す。
ットを交互にデータ選択回路20を通す。
すなわち、選択信号が論理ルベルにある間、ビット1.
3.5および7が排他的ORゲート31.32.65お
よび34の第2の入力に供給される。
3.5および7が排他的ORゲート31.32.65お
よび34の第2の入力に供給される。
同様に、選択信号が論理0レベルにおる間、ビット2.
4.6および8が排他的ORゲート31.32.33お
よび34の第2の入力に供給される。
4.6および8が排他的ORゲート31.32.33お
よび34の第2の入力に供給される。
排他的ORゲート31.32.33および34の第1の
入力に、排他的OR回路50および60により論理Dレ
ベルまたは論理ルベルが印加されるか否かにしたがって
、これらの各ゲートの第2人力に供給されるビットパタ
ーンは、変更されずに関連するシフトレジスタにゲート
されるか、反転されて関連されるシフトレジスタにゲー
トされる。
入力に、排他的OR回路50および60により論理Dレ
ベルまたは論理ルベルが印加されるか否かにしたがって
、これらの各ゲートの第2人力に供給されるビットパタ
ーンは、変更されずに関連するシフトレジスタにゲート
されるか、反転されて関連されるシフトレジスタにゲー
トされる。
クロック10は、各一連の並列データ群の開始時にCL
EAR侶号を発生し、シフトレジスタ回路40のシフト
レジスタをリセットする。それゆえ、これらのシフトレ
ジスタは、その出力に論理0レベル個号を有する。その
とき、排他的OR回路50の各排他的ORゲートは、そ
の両人力に論理0レベル信号が現われるから、その出力
に論理0レベルを供給する。同様に、排他的ORゲート
回路60の各排他的ORゲートの両人力には、関連する
シフトレジスタまたは排他的OR回路50内の関連する
排他的ORゲートからの論理0レベル信号が現われる。
EAR侶号を発生し、シフトレジスタ回路40のシフト
レジスタをリセットする。それゆえ、これらのシフトレ
ジスタは、その出力に論理0レベル個号を有する。その
とき、排他的OR回路50の各排他的ORゲートは、そ
の両人力に論理0レベル信号が現われるから、その出力
に論理0レベルを供給する。同様に、排他的ORゲート
回路60の各排他的ORゲートの両人力には、関連する
シフトレジスタまたは排他的OR回路50内の関連する
排他的ORゲートからの論理0レベル信号が現われる。
それゆえ、これらゲートの出力は、排他的OR回路30
の関連する排他的ORゲートの入力に論理0レベル信号
を供給する。これら各ゲートの一方の入力には論理0レ
ベル信号が供給されるから、関連するデータセレクタ回
路から供給される他方の入力の信号は、排他的ORゲー
トを介してゲートされ、シフトレジスタ回路の対応する
シフトレジスタの入力に供給される。シフトレジスタの
入力に供給されるデータは、クロック回路10からの次
のクロックパルスで各シフトレジスタに装入される。
の関連する排他的ORゲートの入力に論理0レベル信号
を供給する。これら各ゲートの一方の入力には論理0レ
ベル信号が供給されるから、関連するデータセレクタ回
路から供給される他方の入力の信号は、排他的ORゲー
トを介してゲートされ、シフトレジスタ回路の対応する
シフトレジスタの入力に供給される。シフトレジスタの
入力に供給されるデータは、クロック回路10からの次
のクロックパルスで各シフトレジスタに装入される。
排他的OR回路50および60の各1対の排他的ORゲ
ートは、予定されたパターンにしたがって、シフトレジ
スタ回路40のシフトレジスタからの出力に接続される
。このパターンは、各排他的ORゲート対が、3つの異
なるシフトレジスタの第1、第3および第4出力に接続
されるように構成される。例えば、排他的ORゲート対
51および61は、シフトレジスタ41の第1出力、シ
フトレジスタ42の第6出力およびシフトレジスタ44
の第4出力に接続される。
ートは、予定されたパターンにしたがって、シフトレジ
スタ回路40のシフトレジスタからの出力に接続される
。このパターンは、各排他的ORゲート対が、3つの異
なるシフトレジスタの第1、第3および第4出力に接続
されるように構成される。例えば、排他的ORゲート対
51および61は、シフトレジスタ41の第1出力、シ
フトレジスタ42の第6出力およびシフトレジスタ44
の第4出力に接続される。
この構成の排他的OR回路の使用により、各一連の到来
データ群の終了時においてシフトレジスタに記憶された
パターンがか\る全一連のデータの有効性を指示する高
い確率を有するように、到来データビットは論理的にゲ
ートされ、または反転され、そしてシフトレジスタに帰
還されるのである。入力データは反復的直列データ発生
器により供給されるから、有効入力データは既知であり
、したがってか\る一連の有効データの結果のパターン
を計算することができる。この結果のデータパターンは
、基準信号源に記憶できる。コンパレータが設けられて
いて、基準信号源のデータを、各一連の入力データの終
了時にシフトレジスタに記憶されている得られたデータ
と比較し、人力データビットに正しくないものがあるか
どうかを決定することができる。
データ群の終了時においてシフトレジスタに記憶された
パターンがか\る全一連のデータの有効性を指示する高
い確率を有するように、到来データビットは論理的にゲ
ートされ、または反転され、そしてシフトレジスタに帰
還されるのである。入力データは反復的直列データ発生
器により供給されるから、有効入力データは既知であり
、したがってか\る一連の有効データの結果のパターン
を計算することができる。この結果のデータパターンは
、基準信号源に記憶できる。コンパレータが設けられて
いて、基準信号源のデータを、各一連の入力データの終
了時にシフトレジスタに記憶されている得られたデータ
と比較し、人力データビットに正しくないものがあるか
どうかを決定することができる。
このように、本発明は、データ選択回路、シフトレジス
タ回路およびシフトレジスタ回路の入力に帰還される排
他的OR回路により、並列入力データ上について周期的
冗長チェックを行なう。排他的ORゲートは、入力デー
タにエラーがあるかどうかを決定するため、予想される
データノくターンに比較できる全/入カデータサイクル
を表わすデータパターンを発生する。
タ回路およびシフトレジスタ回路の入力に帰還される排
他的OR回路により、並列入力データ上について周期的
冗長チェックを行なう。排他的ORゲートは、入力デー
タにエラーがあるかどうかを決定するため、予想される
データノくターンに比較できる全/入カデータサイクル
を表わすデータパターンを発生する。
以上、本発明を好ましい具体例について説明しだが、技
術に精通したものであれば、本発明の技術思想から逸脱
することなく本発明の数々の変更を思いつくことができ
よう。
術に精通したものであれば、本発明の技術思想から逸脱
することなく本発明の数々の変更を思いつくことができ
よう。
第1図は本発明の周期的冗長チェック回路の概略回路図
、第2図はクロック、クリヤおよび選択信号の相対的時
間関係を示す時間図である。 10: クロック 20: データ選択回路 30.50.60:排他的OR回路 40: シフトレジスタ回路
、第2図はクロック、クリヤおよび選択信号の相対的時
間関係を示す時間図である。 10: クロック 20: データ選択回路 30.50.60:排他的OR回路 40: シフトレジスタ回路
Claims (1)
- (1)反復的な一連の並列データビット群を供給するよ
うに動作するデータ発生器および1群の前記並列データ
ビットと関連されるクリヤ信号を周期的に発生するよう
動作する信号発生器を含むデータ確認システムで使用す
るだめの周期的冗長チェック回路において、前記データ
発生器に接続されて、各並列データビット群と関連する
第1のコード化信号を供給するように動作する第1コー
ド化へ手段と、前記信号発生器および該第1コード化手
段に接続されており、前記クリヤ信号に応答してリセッ
ト状態にイニシャライズされ、予定数の前記第1コード
化信号を記憶しかつ各記憶された第1コード化信号と関
連する記憶信号を発生するように動作する予定された容
量のファーストイン−ファーストアウト記憶手段と、前
記記憶手段に接続され、前記記憶信号に応答して第2コ
ード化信号を発生するように動作する第2のコード化手
段とを含み、前記第1コード化手段が、前記第2コード
化手段に接続されていて、各並列データビット群および
前記第2コード化信号に応答して前記第1コード化信号
を発生するように動作する周期的冗長チェック回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/411,199 US4498174A (en) | 1982-08-25 | 1982-08-25 | Parallel cyclic redundancy checking circuit |
US411199 | 1995-03-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5958558A true JPS5958558A (ja) | 1984-04-04 |
Family
ID=23627989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58154260A Pending JPS5958558A (ja) | 1982-08-25 | 1983-08-25 | 並列周期的冗長チエツク回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4498174A (ja) |
JP (1) | JPS5958558A (ja) |
BE (1) | BE897586A (ja) |
CA (1) | CA1191962A (ja) |
IT (1) | IT1164418B (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4617662A (en) * | 1983-12-12 | 1986-10-14 | General Signal Corporation | Vital message system with unique function identification |
US4593393A (en) * | 1984-02-06 | 1986-06-03 | Motorola, Inc. | Quasi parallel cyclic redundancy checker |
US4608691A (en) * | 1984-03-19 | 1986-08-26 | The Singer Company | Signature analyzer card |
US4712215A (en) * | 1985-12-02 | 1987-12-08 | Advanced Micro Devices, Inc. | CRC calculation machine for separate calculation of checkbits for the header packet and data packet |
JPH06105285B2 (ja) * | 1986-08-22 | 1994-12-21 | 三菱電機株式会社 | 半導体集積回路装置 |
US4897842A (en) * | 1987-11-05 | 1990-01-30 | Ampex Corporation | Integrated circuit signature analyzer for testing digital circuitry |
US4937828A (en) * | 1988-11-04 | 1990-06-26 | Westinghouse Electric Corp. | High speed parallel CRC device for concatenated data frames |
JPH03505035A (ja) * | 1989-02-16 | 1991-10-31 | グラマン エアロスペース コーポレーション | 超高速エラー検出ネットワーク |
US5103451A (en) * | 1990-01-29 | 1992-04-07 | Motorola, Inc. | Parallel cyclic redundancy check circuit |
JPH03226019A (ja) * | 1990-01-30 | 1991-10-07 | Toshiba Corp | Crc演算装置 |
JPH04211547A (ja) * | 1990-03-20 | 1992-08-03 | Fujitsu Ltd | 同期回路 |
IT1240298B (it) * | 1990-04-13 | 1993-12-07 | Industrie Face Stamdard | Dispositivo elettronico per la correzione parallela di stringhe dati protette col rilevamento degli errori mediante codice ciclico |
JPH0679276B2 (ja) * | 1990-08-31 | 1994-10-05 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 同一従属型プロセスのスループット増大方法、プロセス生成回路、周期冗長コードジェネレータ、およびコントローラシステム |
CA2050123C (en) * | 1990-10-11 | 1997-12-09 | Subrahmanyam Dravida | Apparatus and method for parallel generation of cyclic redundancy check (crc) codes |
US7031371B1 (en) * | 2000-09-25 | 2006-04-18 | Lakkis Ismail A | CDMA/TDMA communication method and apparatus for wireless communication using cyclic spreading codes |
US7339955B2 (en) * | 2000-09-25 | 2008-03-04 | Pulse-Link, Inc. | TDMA communication method and apparatus using cyclic spreading codes |
US7483483B2 (en) * | 2001-12-06 | 2009-01-27 | Pulse-Link, Inc. | Ultra-wideband communication apparatus and methods |
US7406647B2 (en) * | 2001-12-06 | 2008-07-29 | Pulse-Link, Inc. | Systems and methods for forward error correction in a wireless communication network |
US7403576B2 (en) | 2001-12-06 | 2008-07-22 | Pulse-Link, Inc. | Systems and methods for receiving data in a wireless communication network |
US7317756B2 (en) * | 2001-12-06 | 2008-01-08 | Pulse-Link, Inc. | Ultra-wideband communication apparatus and methods |
US7349439B2 (en) * | 2001-12-06 | 2008-03-25 | Pulse-Link, Inc. | Ultra-wideband communication systems and methods |
US7257156B2 (en) * | 2001-12-06 | 2007-08-14 | Pulse˜Link, Inc. | Systems and methods for equalization of received signals in a wireless communication network |
US20050201473A1 (en) * | 2001-12-06 | 2005-09-15 | Ismail Lakkis | Systems and methods for receiving data in a wireless communication network |
US8045935B2 (en) * | 2001-12-06 | 2011-10-25 | Pulse-Link, Inc. | High data rate transmitter and receiver |
US20050058180A1 (en) * | 2001-12-06 | 2005-03-17 | Ismail Lakkis | Ultra-wideband communication apparatus and methods |
US20050053121A1 (en) * | 2001-12-06 | 2005-03-10 | Ismail Lakkis | Ultra-wideband communication apparatus and methods |
US7289494B2 (en) * | 2001-12-06 | 2007-10-30 | Pulse-Link, Inc. | Systems and methods for wireless communication over a wide bandwidth channel using a plurality of sub-channels |
US7391815B2 (en) | 2001-12-06 | 2008-06-24 | Pulse-Link, Inc. | Systems and methods to recover bandwidth in a communication system |
US20050152483A1 (en) * | 2001-12-06 | 2005-07-14 | Ismail Lakkis | Systems and methods for implementing path diversity in a wireless communication network |
US7450637B2 (en) * | 2001-12-06 | 2008-11-11 | Pulse-Link, Inc. | Ultra-wideband communication apparatus and methods |
DE102006005836B4 (de) * | 2006-02-08 | 2009-01-02 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zum Erzeugen von zur Fehlererkennung bei einer digitalen Schaltung auswertbaren Kontrollbits und Anordnung zum Überwachen einer digitalen Schaltung |
US9614661B2 (en) * | 2012-04-09 | 2017-04-04 | Atmel Corporation | Differential interface for inter-device communication in a battery management and protection system |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3452328A (en) * | 1965-06-07 | 1969-06-24 | Ibm | Error correction device for parallel data transmission system |
-
1982
- 1982-08-25 US US06/411,199 patent/US4498174A/en not_active Expired - Fee Related
-
1983
- 1983-08-11 CA CA000434396A patent/CA1191962A/en not_active Expired
- 1983-08-24 BE BE2/60188A patent/BE897586A/fr not_active IP Right Cessation
- 1983-08-24 IT IT22619/83A patent/IT1164418B/it active
- 1983-08-25 JP JP58154260A patent/JPS5958558A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
BE897586A (fr) | 1983-12-16 |
IT8322619A0 (it) | 1983-08-24 |
IT1164418B (it) | 1987-04-08 |
CA1191962A (en) | 1985-08-13 |
US4498174A (en) | 1985-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5958558A (ja) | 並列周期的冗長チエツク回路 | |
US5392302A (en) | Address error detection technique for increasing the reliability of a storage subsystem | |
US4031515A (en) | Apparatus for transmitting changeable length records having variable length words with interspersed record and word positioning codes | |
EP0291283A2 (en) | Memory test method and apparatus | |
US4454600A (en) | Parallel cyclic redundancy checking circuit | |
JPS5864844A (ja) | 同期検出方式 | |
JPH022173B2 (ja) | ||
US5835428A (en) | Method of testing semiconductor memory and apparatus for carrying out the method | |
JP2566206B2 (ja) | 逐次近似レジスタ | |
US4549283A (en) | Digital time delay circuit with high speed and large delay capacity | |
US5339343A (en) | Counter circuit with or gates interconnecting stages to provide alternate testing of odd and even stages during test mode | |
US3988580A (en) | Storage of information | |
US3714634A (en) | Method and system for sorting without comparator | |
JPH0315221B2 (ja) | ||
JP2511028B2 (ja) | メモリテスト方法 | |
SU942160A2 (ru) | Запоминающее устройство с коррекцией ошибок | |
SU1387202A2 (ru) | Устройство дл исправлени ошибок | |
JP2808303B2 (ja) | Icデバイステスト装置 | |
SU1112366A1 (ru) | Сигнатурный анализатор | |
SU824316A1 (ru) | Устройство дл контрол посто нной пам ти | |
US3548376A (en) | Matrix collating system | |
SU1543396A1 (ru) | Генератор испытательных последовательностей | |
GB1400649A (en) | Binary information transmission system with error correcting code | |
SU551573A1 (ru) | Устройство дл испытани логических блоков | |
SU955212A2 (ru) | Запоминающее устройство с самоконтролем |