SU1465887A1 - Устройство дл модификации адреса зон пам ти при отладке программ - Google Patents

Устройство дл модификации адреса зон пам ти при отладке программ Download PDF

Info

Publication number
SU1465887A1
SU1465887A1 SU874208961A SU4208961A SU1465887A1 SU 1465887 A1 SU1465887 A1 SU 1465887A1 SU 874208961 A SU874208961 A SU 874208961A SU 4208961 A SU4208961 A SU 4208961A SU 1465887 A1 SU1465887 A1 SU 1465887A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
address
inputs
elements
Prior art date
Application number
SU874208961A
Other languages
English (en)
Inventor
Яков Моисеевич Будовский
Нина Сергеевна Ежова
Original Assignee
Предприятие П/Я Г-4152
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4152 filed Critical Предприятие П/Я Г-4152
Priority to SU874208961A priority Critical patent/SU1465887A1/ru
Application granted granted Critical
Publication of SU1465887A1 publication Critical patent/SU1465887A1/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

Изобретение относитс  к области цифровой вь числительной техники и может быть использовано при отладке программ специализированных вычислительных систем. Целью изобретени  ЯВ л етс  расширение функциональных воз можностёй за счет обеспечени  фикси/7 f. ровани  в соответствующей зоне отладочной пам ти информации, поступающей в реальньй абонент в режиме обмена , что позвол ет посто нно иметь диагностическую информацию о текущем состо нии объекта. С этой целью, кроме коммутатора 1, регистра адреса 2, первого 3, второго 4 элементов И, первого 5, второго 6 и третьего 9 элементов И-НЕ, первого 7 и второго 8 регистров присвоенного базового адреса, элемента 2И-ШШ-НЕ 10, дешифратора 11 исходного базового адреса , первого 12, второго 13 и третьего 14 элементов НЕ, первого 15 и второго 16 триггеров зон устройство содер- Q жит четвертьй элемент НЕ 33 и четвер- тьй элемент И-НЕ 32 с соответствующими св з ми 3 ил. Q1 О) и Фуе.

Description

15
20
, Изобретение относитс  к цифровой
: вычислительной технике и может быть
I использовано при отладке программ специализированньк цифровых вычисли- тельнык систем (СЦВС).5
Цель изобретени  - расширение -функциональных возможностей устройства за счет обеспечени  отслеживани 
;(запоминани ) в соответствующей зоне отладочной пам ти информации, поступающей в реальньй абонент в режиме отладки с реальным абонентом,
Кроме этого, информаци , фиксируема  параллельно в зоне отладочной пам ти в режиме работы с реальным абонентом, может использоватьс  как диагоностическа  информаци  о теку- щем состо нии абонента в процессе отлад1ш программ СЦВС в реальном масштабе врем ,
На фиг.1 представлена блок-схема устройства} на фиг.2 - функциональна  схема коммутатора} на фиг.З - блок ТотпТ отлаживаемой системы. 35 соединен с управл ющим входом отла- I Устройство содержит коммутатор 1, дочной пам ти. Вход 22 данных и ин- регистр 2 адреса, первый 3 и второй формационньй выход 23 данньГустрой элем нтГи HF . - -единены соответстве о с элементы И-НЕ, первьй 7 и второй В
регистры базового адреса, третий эле- |мент И-НЕ 9, элемент 2И--ИЛИ-НЕ 10, |дешифратор 11 базового адреса, первый |12, второй 13, третий 14 элементы IHE, первый 15 и второй 16 триггеры |зон вход 17 записи устройства, вход 18 чтени  устройства информационные |входы-выходы 19 устройства, вход 20 пускд устройства, выход 21 записи |устройства, вход 22 данных и информа- 1ЦИОННЫЙ выход 23 устройства, выход i24 млад1 1их разр дов адреса устройст- |ва, выход 25 старших разр дов адреса устройства (базовьй адрес), первый :26, второй 27, входы задани  базового адреса, первый 28, второй 29 входы зада- а|ни  зоны подмены устройства, элемент Й-НЕ 30, элементы НЕ 31, вход щие в состав коммутатора (фиг.2), четвертьй элемент И-ИЕ 32, четвертьй элемент НЕ 33, вход 34 записи устройства. Блок
иГ лементГ ч.З  « - наемой системы отсу;ств;ёт элемент пам - второй абонент А62, т.е. к ЭВМ полти (ЭП) 39, вьшапненный на ШС 185 РУ5. - Управл ющий вход ЭП 39 через первьй элемент НЕ 36 соединен с управл ю- Ощм входом ОП, вход данных ЭП через
реса ОП соединен с пр мым входом старшего разр да адреса и через третий элемент НЕ 35 - с инверсным входом данного разр да ЭП, вход младших разр дов адреса ОП соединен с пр мым входом младшего разр да адреса и через четвертьй элемент НЕ 36 с инверс ным входом данного разр да ЭП Вход ВК элемента ЭП подключен к шине потенциала высокого уровн .
Рассмотрим работу устройства на примере отладки СЦВС (фиг.З), содержащей микро-ЭВМ Электроника Б,имеющей интерфейс по ОСТ 11.305-903-80 и, например, два абонента А61 и А62. При этом входы (выходы 19 устройства с:оединены с двунаправленной шиной адреса) данные ЭВМ, вход записи 17, вход 18 чтени  и вход 20 пуска соединены соответственно с пинами записи (ДЗП), чтени  (ДЧТ) и пуска (ОБМ) через согласующие элементы НЕ. Управл ющий выход 21 записи устройства
дом и входом данных отладочной пам ти , выход 25 старших разр дов адреса и выход 24 младших разр дов адреса устройства соединены соответственно с адресными входами старших и млад- |ших разр дов блока отладочной пам ти . Потентдиал высокого уровн  на вы- 5 ходе 21 устройства соответствует режиму записи данных в блок отладочной пам ти, потенциал низкого уровн  - режиму чтени  из блока отладочной пам ти.
Вход 34 записи устройства соединен , например, с тумблером на панели управлени  устройства. Потенциал низкого уровн  на входе 34 устройства соответствует разрешению записи в
30
40
45
выбранную зону блока отладочной пам ти , а потенциал высокого уровн  - зайрету записи в данную зону блока отладочной пам ти.
Допустим, что в данной конфигуравторой элемент НЕ 37. - с входом дан- Иых ОП, выход данных ЭП - с выходом данных ОП, вход старшего разр да адключен реальньй абонент А61 и вместо второго абонента А62 подключаетс  зона блока отладочной пам ти и опреде- 55 л ема  базовьм адресом, установленным на регистре 8.
В начале работы в зависимости от конфигурации отлаживаемой системы по
5
0
5
5 соединен с управл ющим входом отла- дочной пам ти. Вход 22 данных и ин- формационньй выход 23 данньГустройреса ОП соединен с пр мым входом старшего разр да адреса и через третий элемент НЕ 35 - с инверсным входом данного разр да ЭП, вход младших разр дов адреса ОП соединен с пр мым входом младшего разр да адреса и через четвертьй элемент НЕ 36 с инверсным входом данного разр да ЭП Вход ВК элемента ЭП подключен к шине потенциала высокого уровн .
Рассмотрим работу устройства на примере отладки СЦВС (фиг.З), содержащей микро-ЭВМ Электроника Б,имеющей интерфейс по ОСТ 11.305-903-80 и, например, два абонента А61 и А62. При этом входы (выходы 19 устройства с:оединены с двунаправленной шиной адреса) данные ЭВМ, вход записи 17, вход 18 чтени  и вход 20 пуска соединены соответственно с пинами записи (ДЗП), чтени  (ДЧТ) и пуска (ОБМ) через согласующие элементы НЕ. Управл ющий выход 21 записи устройства
- -единены соответстве о с
° « - наемой системы отсу;ств;ёт второй абонент А62, т.е. к ЭВМ полдом и входом данных отладочной пам ти , выход 25 старших разр дов адреса и выход 24 младших разр дов адреса устройства соединены соответственно с адресными входами старших и млад- |ших разр дов блока отладочной пам ти . Потентдиал высокого уровн  на вы- 5 ходе 21 устройства соответствует режиму записи данных в блок отладочной пам ти, потенциал низкого уровн  - режиму чтени  из блока отладочной пам ти.
Вход 34 записи устройства соединен , например, с тумблером на панели управлени  устройства. Потенциал низкого уровн  на входе 34 устройства соответствует разрешению записи в
30
0
5
выбранную зону блока отладочной пам ти , а потенциал высокого уровн  - зайрету записи в данную зону блока отладочной пам ти.
Допустим, что в данной конфигура « - наемой системы отсу;ств;ёт второй абонент А62, т.е. к ЭВМ пол-
ключен реальньй абонент А61 и вместо второго абонента А62 подключаетс  зона блока отладочной пам ти и опреде- л ема  базовьм адресом, установленным на регистре 8.
В начале работы в зависимости от конфигурации отлаживаемой системы по
3 . 1.465887
входам 28 и 29 производитс  установка та И 3и входе элемента НЕ 33 форьшруе с запрещаюищй потенциал низкого уровн 
20
30
триггеров 15 и 16 соответствующих зон блока оперативной пам ти (БОП), имитирующей в процессе отладки соответственно первый А61 и второй Аб2 абоненты. По входам 26 и 27 производитс  установка регистров 7 и 8, определ ющих соответственно базовьй адрес зон отладочной пам ти, вьщеленных Q дл  имитации первого и второго абонентов , В- рассматриваемом варианте- системы с вькода триггера 15 на второй вход элемента И-НЕ 5 поступает запрещающий потенциал низкого уровн , g а с выхода триггера 16 на второй вход элемента И-НЕ 6 - разрешающий потенциал высокого уровн .
В начале каждого 11;икла обмена - в адресной части цикла - на информационных входах/выходах 19 устройства .устанавливаетс  адрес, которьй через элемент НЕ 31 коммутатора 1 переписываетс  в регистр 2, по переднему фронту сигнала ОБМ, поступающему на вход 20 пуска устройства,
Старщие разр ды адреса - базовьй адрес (в рассматриваемом примере один разр д адреса) поступает на вход дешифратора 11 исходного базового адреса . Кавдый выход дешифратора 11 соответствует определенной зоне отладочной пам ти. В рассматриваемом примере потенциал низкого уровн  на пер- ,вон выходе дещифратора 11 соответствует выбору зоны отладочной пам ти, имитирующей первьй абонент А61, соответственно потенциал низкого уровн  на втором выходе дещифратора 11 - выбору зоны, имитирующей второй абонент Аб 2 о
Допустим, что на входы/выходы 19 устройства поступает с щин А/Д ЭШ адрес абонента А61.. После расщифрозв- ки исходного базового адреса на первом выходе блока 11 формируетс  потенциал низкого уровн , на втором - высокого уровн . Соответственно на выходе элемента НЕ 12 и первом выходе элемента И-НЕ 5 по вл етс  потенциал высокого уровн , а на выходе элемента НЕ 13 и первом входе элемента И-НЕ 6 - потенциал низкого уровн . На выходе элемента И-НЕ 5j и первом входе элемента И-НЕ 9 формируетс  потенциал высокого уровй , а на выходе элемента И-НЕ 6, и втором входе элемента И-НЕ 9 - также потенциал высокого уровн . При .этом, на выходе элемента И-НЕ 9, втором входе элементНа третьем и четвертом входах элемента 2И-ИЛИ-НЕ 10 формируетс  соответственно разреша ощий потенциал высокого уровн  и запрещающий потенциал низкого уровн.ч. Соответственно на выход 25 устройства через элемент НЕ 14 передаетс  от регистра 7 базовьй адрес лервой зоны ОП. Далее с информационных входов/выходов 19 устройства адрес снимаетс .
В режиме чтени  .данных на входе
17записи ус.тройства и соотБетст)зен- но на первом входе элемента И 3 присутствует потен1щал низкого ypoBisn.,
а на вход 18 чтени  и соответственно на первьй вход элемента li 4 поступает сигнал высокого фовн  ДЧТ. При этом, на управл ющ1-1й вькод 21 ус.тройства , независимо от сигнала на вто.ром входе элемента И 3, поступает потен- низкого уровн , определ ющий ре
рп жим чтени  из отладочной пам ти, и производитс  чтение данных по адресу установленном - на выходах 24 и 25 устройства (адрес первой зоны отладочной пам ти)5 на вход 22 данных устройства. Так как на. управл ющем входе коммутатора 1 форГ .гируетс  запрещающий потенциал низкого уровн ,, данные из. отладочной пам ти с входа 22 устройства через 30 коммутатора 1 на входы/выходы 19 устрой-- ства и соответственно на ашны А/Д ЗВМ не проход т. Таким образом, чтение данных из зоны отладочной пам ти,, имитир огг,ей Аб на шкны Л/Д системы запрещено, что соотзетствует выбрак . ной конфиг-урации отлаживаемой системы (абонент А61 - реальньй). т.е., чтение информации по указанному ад-- ресу может происходить только из реального абонента Аб «
В режиме записи данных на .входе
18чтени  присутствует потенциал низкого УРОВНЯ, а на вход 17 записи поступает положительный сигнал ДЗП Ч
На управл юще;- вькоде 21 устройства при запрете записи .в зону отладочной пам ти, т.е. при п о. тельном уровне сигнала на входе 34, н . управл ющем входе коммутатора t
как и в режиме чтени , сохран етс  55 потенциал низкого уровн , что соответствует режиму чтени  из отладочной пам ти. Данные прочитанные из отладочной пам ти по адресу, установленному на выходах 24 и 25 устройства
35
45
50
руе с запрещаюищй потенциал низкого уровн 
20
30
Q g
На третьем и четвертом входах элемента 2И-ИЛИ-НЕ 10 формируетс  соответственно разреша ощий потенциал высокого уровн  и запрещающий потенциал низкого уровн.ч. Соответственно на выход 25 устройства через элемент НЕ 14 передаетс  от регистра 7 базовьй адрес лервой зоны ОП. Далее с информационных входов/выходов 19 устройства адрес снимаетс .
В режиме чтени  .данных на входе
17записи ус.тройства и соотБетст)зен- но на первом входе элемента И 3 присутствует потен1щал низкого ypoBisn.,
а на вход 18 чтени  и соответственно на первьй вход элемента li 4 поступает сигнал высокого фовн  ДЧТ. При этом, на управл ющ1-1й вькод 21 ус.тройства , независимо от сигнала на вто.ром входе элемента И 3, поступает потен- низкого уровн , определ ющий ре
рп жим чтени  из отладочной пам ти, и производитс  чтение данных по адресу установленном - на выходах 24 и 25 устройства (адрес первой зоны отладочной пам ти)5 на вход 22 данных устройства. Так как на. управл ющем входе коммутатора 1 форГ .гируетс  запрещающий потенциал низкого уровн ,, данные из. отладочной пам ти с входа 22 устройства через 30 коммутатора 1 на входы/выходы 19 устрой-- ства и соответственно на ашны А/Д ЗВМ не проход т. Таким образом, чтение данных из зоны отладочной пам ти,, имитир огг,ей Аб на шкны Л/Д системы запрещено, что соотзетствует выбрак . ной конфиг-урации отлаживаемой системы (абонент А61 - реальньй). т.е., чтение информации по указанному ад-- ресу может происходить только из реального абонента Аб «
В режиме записи данных на .входе
18чтени  присутствует потенциал низкого УРОВНЯ, а на вход 17 записи поступает положительный сигнал ДЗП Ч
На управл юще;- вькоде 21 устройства при запрете записи .в зону отладочной пам ти, т.е. при п о. тельном уровне сигнала на входе 34, н . управл ющем входе коммутатора t
как и в режиме чтени , сохран етс  5 потенциал низкого уровн , что соответствует режиму чтени  из отладочной пам ти. Данные прочитанные из отладочной пам ти по адресу, установленному на выходах 24 и 25 устройства
35
5
0
(|адрес первой зоны), с входа 22 дан- через коммутатор 1 на вход/выход 19 не проход т.
Следовательно, и в режиме записи обмен с отладочной пам тью по адресу реального абонента Аб1 не происходит, в режиме записи на входе 34.уст- р йства подан потенциал низкого уров- н (разрешение записи), то на управл ющем выходе 21 устройства по витс  потенциал высокого уровн  и в выбранную зону отладочной пам ти по ад- рвсу реального абонента А61 произойдет запись
10
20
производимый в цикле записи с реальным абонентом.
I Допустим, что при выбранной конфи- гКфации отлаживаемой системы (абонент А31 - реальньй, абонент Аб2 - имити- р/етс  зоной отладочной пам ти) на вкодах/выходах 19 устройства в адресной части цикла обмена с ЭВМ поступает адрес абонента А62. По сигналу ОБМ, поступающему на вход 20 пуска, 25
.адрес переписьтаетс  в регистр 2. U(.y сле дешифрации старших разр дов адреса - базового адреса на первом не-- вьйранном выходе дешифратора 11 формируетс  потенциал высокого уровн , на втор ом выбранном - низкого уровн . Соответственно на выходе элементов НЕ 12 и первом входе элемента И-НЕ 5 по вл етс  потенциал низкого уровн j а| на выходе элемента НЕ 13 и первом в|ходе элемента И-НЕ 6 потенциал вы- сЬкого уровн . На выходе элемента
.И|-НЕ 5 и первом входе элемента И-НЕ 9| формируетс  потенциал высокого уров- н|н, а на выходе элемента И--НЕ 6 и в|гором входе элемента И-НЕ 9 потен- низкого уровн . При этом на вы1ВХОД чтени  18 поступает положите ньй сигнал При этом, на уп л ющем выходе 21 устройства прису вует потенциал шзкого уровн , со ветствующий режиму чтени  из отла дочной пам ти, и происходит чтени данных по адресу, установленному выходах 24 и 25 устройства, на вх 22 данных устройства. Так как при поступлении сигнала ДЧТ на вько элемента И 4, и соответственно на управл ющем входе коммутатора 1 ф мируетс  разрешающий сигнал высок
, т.е. продублируетс  обмен, g -уровн , данные с входа данных 22
30
роиства щэоидут через коммутатор на вход/выход 19 устройства.
Таким образом, при выбранной к Фигурации отлаживаемой системы пр изошло чтение информации по адрес абонента Аб2 из зоны отладочной п м ти, отведенной дл  имитации або та А62.
В режиме записи после сн ти  а са на входах/выходах 19 устройств устанавливаютс  данные, на входе чтени  устанавливаетс  потенциал кого уровн , на входе 17 записи п ступает положительньй сигнал запи ДЗП. Так как на выходе, элемента 4 присутствует потенциал высокого уровн , соответственно на выходе мента И 4 формщ)уетс  запрещающий режим чтени  потенциал низкого ур 35 ы . При этом, на выходе элемента
33имеем сигнал низкого уровн  и зависимо от уровн  сигнала на вхо
34устройства - на втором входе э мента И 3 имеем потенциал высоког уровн . Соответственно на управл  щем выходе 21. устройства имеем по жительный потенциал, соответствую режиму записи в отладочную пам ть
хрде элемента И-НЕ 9, втором входе э|аемента И 4, входе элемента НЕ 33, четвертом входе элемента 10 формиру™ е1гс -. разрешающий потенциал высокого уровн , а.на третьем входе элемента 10 - запрещающий потенциал низкого уровн 
Соответственно с выхода регистра 8 через элементы 10 и 16 на выход 25 старших разр дов адреса устройства пройдет присвоенньй базовьй адрес зоны отладочной пам ти,, имитирующей абонент А62. Далее с информационных в)кодов/выходов 19 устройства адрес сиимаетс с
В режиме чтени  данных,, как описано , на входе записи 17 присутствует потенциал низкого уровн , а на
1ВХОД чтени  18 поступает положитель-| ньй сигнал При этом, на управл ющем выходе 21 устройства присутствует потенциал шзкого уровн , соответствующий режиму чтени  из отладочной пам ти, и происходит чтение данных по адресу, установленному на выходах 24 и 25 устройства, на вход 22 данных устройства. Так как при поступлении сигнала ДЧТ на вькоде элемента И 4, и соответственно на управл ющем входе коммутатора 1 формируетс  разрешающий сигнал высокого
уст- 1
-уровн , данные с входа данных 22
роиства щэоидут через коммутатор на вход/выход 19 устройства.
Таким образом, при выбранной кон- Фигурации отлаживаемой системы про- / изошло чтение информации по адресу абонента Аб2 из зоны отладочной пам ти , отведенной дл  имитации абонента А62.
5
0
0
Б
В режиме записи после сн ти  адреса на входах/выходах 19 устройства устанавливаютс  данные, на входе 18 чтени  устанавливаетс  потенциал низкого уровн , на входе 17 записи поступает положительньй сигнал записи ДЗП. Так как на выходе, элемента И 4 присутствует потенциал высокого уровн , соответственно на выходе элемента И 4 формщ)уетс  запрещающий режим чтени  потенциал низкого уров-, 5 ы . При этом, на выходе элемента НЕ
33имеем сигнал низкого уровн  и независимо от уровн  сигнала на входе
34устройства - на втором входе элемента И 3 имеем потенциал высокого уровн . Соответственно на управл ющем выходе 21. устройства имеем положительный потенциал, соответствующий режиму записи в отладочную пам ть.
В результате данные с входа/выхода 5 19 устройства через элемент НЕ 31 коммутатора 1 проход т на выход 23 данных устройства и далее записываютс  в отладочную пам ть по адресу, установленному на выходах 24 и 25 устройства. В результате- при выборе адреса имитируемого абонента Аб2 происходит обмен информацией между ЭВМ зоной oтлa ;oчнoй пам ти, отведени
ной дл  имитации данного абонента.

Claims (1)

  1. Формула изобретени 
    Устройство дл  модифшсации адреса зон пам ти при отладке программ со10
    держащее коммутатор, регистр адреса, первый и второй элементы И, первый, второй и третий элементы И-НЕ, пер- вьй и второй регистры базового адреса , элемент 2Й-ИЛИ-НЕ, дешифратор базового адреса, пер.вьй, второй и третий элементы НЕ, первьй и второй триггеры зон, причем информационный вход-вькод устройства через двустороннюю магистраль соединен с информационным выходом-входом KOMisiyTaTOpa, входы записи, чтени  и пуска устрой- 1ства соединены соответственно с nep-f вым входом первого элемента И, с пер- - вым входом второго элемента И и с вхо- дом записи регистра адреса, выходы младших разр дов которого  вл ютс  выходами младших разр дов адреса устройства , выход коммутатора соединен с входом регистра адреса и  вл етс  информационным выходом устройства, вход данных устройства соединен с первым информационным входом коммутатог ра, выход второго элемента И соединен JK с управл ющим входом коммутатора, первьй и второй входы задани  базового адреса устройства соединены соответственно с входами первого и второго регистров базового регистра, выходы которых соединены соответственно с первьм и вторьм входами элемента 2Й- ИЛИ-НЕ, выход старших разр дов регистра адреса соединен с входом дешиф- ратора базового адреса, первьй и вто:- рой выходы которого соединены соответственно с входами первого и вто- рого элементов НЕ, выход первого эле35
    20
    30
    10
    - JK мента НЕ соединен с первым входом первого элемента И-НЕ и третьим входом элемента 2И-ИЛИ-НЕ, выход второго элемента НЕ соединен с первым входом второго элемента И-НЕ и с четвертым входом элемента 2И-ИЛИ-НЕ, выход которого через третий элемент НЕ подключен к выходу старших разр дов адреса устройства, выходы первого и второго элементов И-НЕ соединены соответственно с первым и вторым входами третьего элемента И-НЕ, выход которого соединен с вторым входом второго элемента И, выход первого элемента И  вл етс  выходом записи устройства , первьй и второй входы задани  подмены зоны устройства соединены с единичньми входами с-оответственно первого и второго триггеров зон, пр мые выходы которьк соединены с вторыми входами соответственно первого и второго элементов И-НЕ, о т л и ч ю щ е е с   тем, что, с целью расширени  функциональных возможностей за счет- обеспечени  запоминани  в соответствующей зоне отладочной пам ти информации, поступающей на реальньй абонент, в устройство введен четвер- тьй элемент И-НЕ и четвертьй элемент НЕ, причем второй вход записи устройства соединен с первым входом четвертого элемента И-НЕ, выход третьего элемента И-НЕ через четвертьй элемент НЕ соединен с вторым входом четверто- 5 го элемента И-НЕ, выход которого соединен с вторым входом первого элемента И
    20
    0
    .Редактор ИоСегл ник
    Составитель И.Сигалов
    Техред А.Кравчук Корректор С„Шекмар
    Заказ 948/50
    Тираж 667
    ВНШШИ Государственного :сомитета ко иэобрететмм и открыти м при ГКНТ СССР 113035,, Москва, Ж.-35 Раушскал наб д. 4/5
    Производственно-издательский комбинат Пателгг, г, Ужгород, ул, Гагарика Ю
    Подписное
SU874208961A 1987-03-09 1987-03-09 Устройство дл модификации адреса зон пам ти при отладке программ SU1465887A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874208961A SU1465887A1 (ru) 1987-03-09 1987-03-09 Устройство дл модификации адреса зон пам ти при отладке программ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874208961A SU1465887A1 (ru) 1987-03-09 1987-03-09 Устройство дл модификации адреса зон пам ти при отладке программ

Publications (1)

Publication Number Publication Date
SU1465887A1 true SU1465887A1 (ru) 1989-03-15

Family

ID=21290405

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874208961A SU1465887A1 (ru) 1987-03-09 1987-03-09 Устройство дл модификации адреса зон пам ти при отладке программ

Country Status (1)

Country Link
SU (1) SU1465887A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1161944, кл. G 06 F 11/28, 1983. Авторское свидетельство СССР № 1282140, кл. G 06 F 11/28, 1985. *

Similar Documents

Publication Publication Date Title
SU1465887A1 (ru) Устройство дл модификации адреса зон пам ти при отладке программ
SU1282140A1 (ru) Устройство дл модификации адреса зон пам ти при отладке программ
SU1711168A1 (ru) Устройство дл контрол хода программ
SU1159020A1 (ru) Микропрограммное устройство управлени (его варианты)
SU1596341A1 (ru) Устройство дл сопр жени двух ЭВМ
SU1208562A1 (ru) Устройство дл редактировани записей в таблицах
RU2058603C1 (ru) Запоминающее устройство
SU1112365A1 (ru) Устройство формировани сигнала прерывани
SU1418720A1 (ru) Устройство дл контрол программ
SU1291954A1 (ru) Устройство дл ввода информации
SU1605244A1 (ru) Устройство дл сопр жени источника и приемника информации
SU1283760A1 (ru) Устройство дл управлени микропроцессорной системой
SU1001171A1 (ru) Устройство дл контрол канала цифровой магнитной записи-воспроизведени
SU1183979A1 (ru) Устройство для сбора информации о работе процессора
SU1495849A1 (ru) Запоминающее устройство
SU1246140A1 (ru) Запоминающее устройство с коррекцией программы
SU1251087A1 (ru) Устройство дл отладки программ
SU389504A1 (ru) В !•'. г?
SU1529208A1 (ru) Устройство дл ввода информации
SU1642472A1 (ru) Устройство дл контрол выполнени последовательности действий оператора
SU1425683A1 (ru) Устройство дл отладки программно-аппаратных блоков
SU1370766A1 (ru) Устройство неординарной разовой коммутации
SU1238093A1 (ru) Устройство дл сопр жени источника и приемника информации
SU1509889A1 (ru) Микропрограммное устройство управлени
SU1479941A1 (ru) Устройство дл редактировани записей в таблицах