SU436442A1 - PYRAMIDAL DEFINER - Google Patents
PYRAMIDAL DEFINERInfo
- Publication number
- SU436442A1 SU436442A1 SU1752446A SU1752446A SU436442A1 SU 436442 A1 SU436442 A1 SU 436442A1 SU 1752446 A SU1752446 A SU 1752446A SU 1752446 A SU1752446 A SU 1752446A SU 436442 A1 SU436442 A1 SU 436442A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- cell
- input
- output
- cells
- inputs
- Prior art date
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
Изобретение относитс к импульсной технике и может быть использовано в устройствах радиоэлектронной аппаратуры, в частности в устройствах аппаратуры св зи.The invention relates to a pulse technique and can be used in devices of electronic equipment, in particular in devices of communication equipment.
Известны пирамидальные дешифраторы, содержащие входные и распределительные чейки на магнитных элементах с пр моугольной петлей гистерезиса и генераторы продвигающих импульсов двух тактов, входы которых подключены к выходам задающего генератора, при этом выход генератора продвигающих импульсов первого такта соеди; нен со считывающими входами входных чеек, а выходы распределительных чеек - с записывающими входами входных чеек.Pyramidal decoders are known that contain input and distribution cells on magnetic elements with a rectangular hysteresis loop and two-stroke advance pulse generators, whose inputs are connected to the outputs of the master oscillator, while the output of the first-stroke forward pulse generator; It is equipped with read inputs for input cells and outputs for distribution cells with recording inputs for input cells.
Однако известные дешифраторы сложны, так как в них дл управлени перемещением исходной «единицы используютс отдельные схемы переключени на транзисторных ключах либо ферритовых сердечниках. Наличие же остаточного напр жени на открытых транзисторах ключей или дополнительной помехи на выходных обмотках ферритовых сердечников приводит к снижению надежности работы, так как в результате возникновени паразитной обратной св зи не обеспечиваетс устойчива запись в чейки дещифратора.However, the known decoders are complex, since they use separate switching circuits on transistor switches or ferrite cores to control the movement of the original unit. The presence of residual voltage on the open transistors of the keys or additional interference on the output windings of the ferrite cores leads to a decrease in the reliability of operation, since the occurrence of parasitic feedback does not ensure a stable write to the decoder cells.
С целью упрощени и повышени надежности работы в предлагаемом дешифраторе выходы входных чеек соединены непосредственно с записывающими входами соответствующих распределительных чеек единиц и нулей, считывающие входы которых соединены соответственно с выходом одного генератора продвигающих импульсов второго такта , вход которого подключен к выходной шине обратного кода входного устройства, и с выходом другого генератора продвигающих импульсов второго такта, вход которого подключей к выходной шине пр мого кода входного устройства.In order to simplify and increase the reliability of the proposed decoder, the inputs of the input cells are connected directly to the recording inputs of the corresponding distribution cells of units and zeros, the reading inputs of which are connected respectively to the output of one generator of the advancing pulses of the second cycle, the input of which is connected to the output bus of the return code of the input device, and with the output of another generator of the forward pulses of the second cycle, the input of which is connected to the output bus of the direct code of the input device roystva
На чертеже дана блок-схема предлагаемого пирамидального дешифратора. Дешифратор, содержащий чейки 1-21 наThe drawing is a block diagram of the proposed pyramidal decoder. A decoder containing cells 1-21 on
магнитных элементах с пр моугольной петлей гистерезиса и генераторы 22-24 продвигающих импульсов, имеет три ступени дешифрации трех разр дов кодовой комбинации. При большем числе разр дов дешифратор надстраиваетс снизу. Кажда ступень состоит из входных и распределительных чеек единиц и нулей («I и «О).magnetic elements with a rectangular hysteresis loop and pushing pulse generators 22–24, has three steps for decoding three bits of a code combination. With a larger number of bits, the decoder builds on the bottom. Each step consists of input and distribution cells of units and zeros (“I and“ O).
Перва ступень включает в себ входную чейку 1 и распределительные чейки 2 и 3,The first stage includes an input cell 1 and distribution cells 2 and 3,
втора ступень - входные чейки 4 и 5, распределительные чейки 6-9, треть ступень- входные чейки 10-13, распределительные чейки 14-21. Выход каждой входной чейки соединенthe second stage - the input cells 4 and 5, the distribution cells 6-9, the third stage - the input cells 10-13, the distribution cells 14-21. The output of each input cell is connected
непосредственно (без промежуточной коммутации ) с записывающими входами двух распределительиых чеек «1 и «О той же ступени . Например, перва ступень - выход входной чейки 1 соединен с записывающим входом распределительной чейки 2 («О) и с записывающим входом распределительной чейки 3 («1); втора ступень - выход входной чейки 4 соединен с записывающими входами распределительной чейки 6 («О) и чейки 7 («1) и т. д.directly (without intermediate switching) with recording inputs of two distribution cells “1 and“ About the same stage. For example, the first stage - the output of the input cell 1 is connected to the recording input of the distribution cell 2 (“O) and to the recording input of the distribution cell 3 (“ 1); the second stage - the output of the input cell 4 is connected to the recording inputs of the distribution cell 6 (“O) and cell 7 (“ 1), etc.
Выход каждой распределительной чейки соединен непосредственно с записывающим входом одной входной чейки следующей ступени , например выход распределительной чейки 2 соединен с записывающим входом входной чейки 4, выход чейки 3 - с записывающим входом чейки 5, выход чейки 6 - со входом чейки 10 и т. д.The output of each distribution cell is connected directly to the recording input of one input cell of the next stage, for example, the output of distribution cell 2 is connected to the recording input of the input cell 4, the output of cell 3 to the recording input of cell 5, the output of cell 6 to the input of cell 10, etc. .
Выход генератора продвигающих импульсов (ГПИ) 22 соединен со считывающими входами входных чеек 1, 4, 5, 10, И, 12 и 13, предназначенных дл выдачи исходной «1 на дешифрацию соответствующего разр да. Вход ГПИ 22 соединен с соответствующим первому такту (I) выходом задающего генератора (ЗГ).The output of the propulsive pulse generator (GUI) 22 is connected to the read inputs of the input cells 1, 4, 5, 10, I, 12, and 13, which are designed to output the initial 1 for decoding the corresponding bit. The input of the GUI 22 is connected to the output of the master oscillator (SG) corresponding to the first cycle (I).
Считывающие входы распределительных чеек 2, 6, 8, 14, 16, 18 и 20 («О), предназначенных дл дещифрации «нулей, соединены с выходом ГПИ23, вход которого соединен с соответствующим второму такту (II) выходом ЗГ и с выходной шиной пр мого кода («I) входного устройства.The read inputs of the distribution cells 2, 6, 8, 14, 16, 18 and 20 (“O), designed to decrypt“ zeros, are connected to the output of the GPI23, whose input is connected to the corresponding second cycle (II), the output of the SG and the output bus The code (“I) of the input device.
Считывающие входы распределительных чеек 3, 7, 9, 15, 17, 19, 21 («I), предназначенных дл дешифрации «единиц, соединены с выходом ГПИ24, вход которого соединен с соответствующим второму такту (II) выходом ЗГ и с выходной шиной обратного кода («О) входного устройства.The read inputs of the distribution cells 3, 7, 9, 15, 17, 19, 21 (“I) intended for decryption“ units are connected to the output of the CIP24, whose input is connected to the corresponding second cycle (II) output of the CG and to the output bus of the reverse code ("O) input device.
Устройство работает следующим образом.The device works as follows.
При дешифрации кодовой комбинации «101, перед ее началом, исходна «I записываетс в чейку 1. Далее эта «Ь считываетс с чейки 1 продвигающим импульсом ГПИ22 и передаетс в чейку 2 или 3, в зависимости от значени первого разр да комбинации . В момент поступлени на вход ГПИ22 импульса запуска от ЗГ с выходной шины пр мого кода входного устройства «I поступает на вход ГПИ23.When codeword "101, before its beginning, is decoded, the original" I is written into cell 1. Next, this "b is read from cell 1 with a forward pulse of GPI22 and transmitted to cell 2 or 3, depending on the value of the first bit of the combination. At the moment when the start pulse from the output bus from the output bus of the direct code of the input device “I” enters the input GPI22, I is fed to the input GPI23.
В результате одновременного действи продвигающих импульсов ГПИ 22 в чейке 1 и ГПИ23 в чейке 2 запись «Ь в чейку 2 запрещаетс , а в чейку 3 записываетс «I. Через интервал времени, соответствующий сдвигу первым и вторым тактом, срабатывают от ЗГ одновременно и выдают продвигающие импульсы ГПИ23 и 24, в результате чего «I из чейки 3 передаетс в чейку 5, а чейка 2 сохран ет состо ние «О. 5 Одновременно с повторным запуском (от ЗГ) ГПИ22 «I с выходной шины обратного кода входного устройства запускает ГПИ24. В результате одновременного действи продвигающих импульсов ГПИ22 в чейке 5 и ГПИ24 в чейке 9 запись «I в чейку 9 запрещаетс и производитс только в чейку 8.As a result of the simultaneous action of the advancing pulses of GUI 22 in cell 1 and GUI 23 in cell 2, the entry "b in cell 2 is prohibited, and in cell 3" I. At the time interval corresponding to the shift by the first and second beat, the SG actuates simultaneously and sends forwarding pulses GPI23 and 24, with the result that "I from cell 3 is transmitted to cell 5, and cell 2 retains the state" O. 5 Simultaneously with the restart (from the VG), GPI22 “I, from the output bus of the return code of the input device, starts GPI24. As a result of the simultaneous action of forwarding pulses GPI22 in cell 5 and GUI24 in cell 9, the entry "I in cell 9 is prohibited and is performed only in cell 8.
Далее от ЗГ срабатывают ГПИ23 и 24, в результате чего из чейки 8 «I передаетс Further, GPI23 and 24 are triggered from the ZG, as a result of which, from the cell 8 "I,
5 действием импульса ГПИ23 в чейку 12, а чейка 9 сохран ет состо ние «О.5 by the action of the pulse GPI23 in cell 12, and cell 9 retains the state “O.
В момент действи третьего продвигающего импульса ГПИ22 от «единицы с выходной шины пр мого кода входного устройства срабатывает ГПИ23, в результате чего «I, считываема с чейки 12 посредством ГПИ22, передаетс в чейку 19, запись в чейку 18 .запрещаетс импульсом ГПИ23. В следующий момент срабатывают от ЗГ ГПИ23 и 24.At the moment of action of the third propulsion pulse GPI22 from the unit from the output bus of the direct code of the input device, GPI23 is triggered, as a result of which I, read from cell 12 by GPI22, is transmitted to cell 19, writing to cell 18 is prohibited by the GUI23 pulse. In the next moment, they are triggered by ZG GPI23 and 24.
5 Импульсом ГПИ24 с чейки 19 выдаетс «Ь на выход «101, что соответствует дешифрируемой кодовой комбинации. Дешифраци других кодовых комбинаций подобна рассмотренной .5 A GUI24 impulse from cell 19 is output “b to output” 101, which corresponds to a decrypted code combination. The decryption of other codewords is similar to that considered.
Предмет изобретени Subject invention
Пирамидальньш дешифратор, содержащий входные и распределительные чейки на магнитных элементах с пр моугольной петлей гистерезиса и генераторы продвигающих импульсов двух тактов, входы которых подключены к выходам задающего генератора, при этом выход генератора продвигающих импульсов первого такта соединен со считывающими входами входных чеек, а выходы распределительных чеек соединены с записывающими входами входных чеек, отличающийс тем, что, с целью упрощени иA pyramid decoder containing input and distribution cells on magnetic elements with a rectangular hysteresis loop and two-stroke advance pulse generators, the inputs of which are connected to the outputs of the master oscillator, while the output of the first stroke advance pulse generator is connected to the reading inputs of the input cells, and the outputs of the distribution pulses of the first cycle are connected to the reading inputs of the input cells, and the outputs of the distribution pulses of the first cycle are connected to the reading inputs of the input cells, and the outputs of the first-stroke forward pulse generator connected to the recording inputs of the input cells, characterized in that, in order to simplify and
5 повышени надежности работы, выходы входных чеек соединены непосредственно с записывающими входами соответствующих распределительных чеек единиц и нулей, считывающие входы которых соединены соответственно с выходом одного генератора продвигающих импульсов второго такта, вход которого подключен к выходной шине обратного кода входного устройства, и с выходом другого генератора продвигающих импульсов5 increase the reliability of operation, the inputs of the input cells are connected directly to the recording inputs of the corresponding distribution cells of units and zeros, the reading inputs of which are connected respectively to the output of one generator of the advancing pulses of the second cycle, the input of which is connected to the output bus of the return code of the input device, and the output of another generator propulsive impulses
второго такта, вход которого подключен к выходной щине пр мого кода входного устройства .second cycle, the input of which is connected to the output PCB of the direct code of the input device
От От Влодизго teHfpair,opu j/cmpsucmSa.From From Vlodizgo teHfpair, opu j / cmpsucmSa.
aso 001aso 001
SJ3 ОНSJ3 HE
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1752446A SU436442A1 (en) | 1972-02-28 | 1972-02-28 | PYRAMIDAL DEFINER |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1752446A SU436442A1 (en) | 1972-02-28 | 1972-02-28 | PYRAMIDAL DEFINER |
Publications (1)
Publication Number | Publication Date |
---|---|
SU436442A1 true SU436442A1 (en) | 1974-07-15 |
Family
ID=20504484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1752446A SU436442A1 (en) | 1972-02-28 | 1972-02-28 | PYRAMIDAL DEFINER |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU436442A1 (en) |
-
1972
- 1972-02-28 SU SU1752446A patent/SU436442A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2760087A (en) | Transistor memory circuits | |
US3657699A (en) | Multipath encoder-decoder arrangement | |
US2951230A (en) | Shift register counter | |
KR890007296A (en) | Semiconductor integrated circuit device | |
GB847305A (en) | ||
SU436442A1 (en) | PYRAMIDAL DEFINER | |
US3636376A (en) | Logic network with a low-power shift register | |
US3798616A (en) | Strobe driver including a memory circuit | |
KR850002641A (en) | Shift register | |
US3873851A (en) | Charge transfer decoders | |
KR950013116A (en) | Digital signal transmission circuit | |
GB903094A (en) | Improvements relating to binary magnetic storage devices of the matrix type | |
US3176154A (en) | Three state memory device | |
US2997696A (en) | Magnetic core device | |
US3086124A (en) | Sequential circuits employing magnetic elements | |
KR970051250A (en) | Low power DRAM bit line selection circuit | |
Lee | A set of voltage-switched magnetic-core decoding matrices | |
SU131777A1 (en) | Shift Register - Decoder | |
SU439800A1 (en) | Converter binary binary sequence of pulses in a pseudotrophied code sequence | |
GB1380317A (en) | Storage-processor elements | |
SU120042A1 (en) | Decoder | |
US2975365A (en) | Shift register | |
SU524316A1 (en) | Erase Correction Device | |
SU442512A1 (en) | Logical memory | |
SU750562A1 (en) | Storage device |