SU1431069A1

SU1431069A1 - Делитель частоты следовани импульсов

Info

Publication number: SU1431069A1
Application number: SU874189089A
Authority: SU
Inventors: Юрий Владимирович Смирнов
Original assignee: Ростовское высшее военное командно-инженерное училище ракетных войск
Priority date: 1987-02-04
Filing date: 1987-02-04
Publication date: 1988-10-15

Abstract

Изобретение предназначено дл использовани в цифровой измерительной аппаратуре, в синтезаторах час тот, в устройствах автоматики и телемеханики . Цель изобретени - повышение надежности при одновременном упрощении. Устройство содержит п-раз- р дный реверсивный счетчик 1 импульсов , триггеры 2,3, 4 и 5, элементы И 6 и 7, элемент ИЛИ -8, п-разр дный элемент 9 сравнени кодов, (п+1)-раз- р дный блок 10 задани кодов, шину 11 кода управлени и входную и выходную шины 12 и 13. Устройство позвол ет получить выходной сигнал дл побочных частотных составл ющих как при четном, так и при нечетном коэффициентах делени и при гарантированных длительност х выходного импульса . 1 ил. (Л

Description

4

00

О)

оэ

Изобретение относитс к импульсной технике и предназначено дл использовани в цифровой измерительной аппаратуре , в синтезаторах частот, в устройствах автоматики и телемеханики .

Цель изобретени - повышение надежности при одновременном упрощении .

На чертеже приведена электрическа схема устройства. I Делитель частоты следовани импульсов содержит п-разр дньгй ревер- ивный счетчик 1 импульсов, первый 2, второй 3, третий 4 и четвертый 5 (риггеры, первый 6 и второй 7 элементы И, элемент ИЛИ 8, п-разр дный Элемент 9 сравнени кодов, (n+l)- азр дный блок 10 задани кодов, ши- у 11 кода управлени , входную 12 выходную 13 шины. Тактовый вход триггера 2 соединен с шиной 12, вы- |сод - со счетным входом счетчика 1 с входом сброса триггера 5, вход Запуска которого соединен с выходом элемента 9. Выходы счетчика соеди- йены поразр дно с первой группой вхо 4ов элемента 9, втора группа входов Которого соединена поразр дно с вы- з одами, кроме младшего разр да,блока 1|0, младший разр д которого соединен с, первым входом элемента бис первым входом элемента 7. Второй 11ХОД элемента 6 и второй вход элемента 7 соединены с входом сброса счетчика 1 и с выходом триггера 5. Инфор рационные входы блока 10 соединены 4 соответствующими разр дами шинь 11 упр авлени - с входом управле- щн вычитанием счетчика 1 и с первым выходом триггера 3, второй вход которого соединен с входом управлени сложением счетчика 1. Выход элемента 7 соединен с тактовым входом триггера 4, вход сброса которого сое динен с выходом младшего разр да счетчика 1. Выход элемента 8 соедине с шиной 13. Выход триггера 4 соединен с первым входом элемента Вис входом запуска триггера 3, вход сбро ( ;а которого соединен с вторым входом гшемента 8 и с выходом элемента 6.

Устройство работает следующим образом .

В исходном состо нии счетчик 1, триггеры 2-5 установлены в нулевые состо ни . Сигнал единичного уровн с первого (инверсного), выхода тригге

0

5

0

25

„ -дс

30

35

50

55

ра 3 поступает на вход управлени сложением счетчика 1. Блок 10 предназначен дл хранени пр мого и обратного кодов заданного козффиицента делени К. С выходов этого блока снимаетс пр мой код коэффициента К, если на его входе управлени присутствует сигнал нулевого уровн , и обратный код числа К, если подан сигнал единичного уровн . Н вторую группу входов элемента 9 поступают сигналы старших разр дов с выходов блока 10 (сдвинуты на один разр д в сторону младших разр дов), т.е. код числа 0,5К при четных К или 0,5(К-1) при нечетных К.

При делении на четные коэффициенты Б1 младшем разр де кода управлени записан О, Сигнал нулевого уровн с вкгхода младшего разр да блока 10 поступает на первый вход элемента 7 и на инверсный вход элемента 6. Эле- мент 7 при этом закрыт, а элемент 6 открыт.

При поступлении входных импульсов начинаетс их счет. При этом измен етс состо ние триггера 2 и счетчика Г. При подсчете К-го входного импульса на выходах счетчика 1 устанавливаетс код числа 0,5К. При этом на Е1ыходе элемента 9 по вл етс сигнал единичного уровн , которым триггер 5 устанавливаетс в единичное состо ние. Сигнал единичного уровн с выхода триггера 5 поступает на вход сброса счётчика 1 и через открытый элемент 6 - на вход сброса триггера 3 и на второй вход элемента 8. Триггер 3 при этом своего состо ни не измен ет, а на шине 13 по вл етс выходной импульс.

I

Триггер 2 и счетчик I срабатывает по заднему фронту входных импульсов . Поэтому после подсчета,К-го входного импульса триггер 2 оказываетс в нулевом состо нии. В момент окончани (К+1)-го входного импульса триггер 2 переходит в единичное состо ние и его выходным сигналом триггер 5 устанавливаетс в нулевое состо ние. При этом завершаетс сброс счетчика в О и заканчиваетс импульс на шине 13. На этом закан- чи заетс первый цикл делени входных импульсов на заданный коэффициент К, если число К вл етс четным.

3

В дальнейшем при делении на четные коэффициенты работа устройства повтор етс .

При делении на нечетные коэффициенты в младшем разр де кода управлени на шине 11 записана 1. Сигнал единичного уровн с выхода младшего разр да блока 10 поступает на первый вход элемента 7 и на инверсный вход элемента 6. Элемент 6 при этом закрыт, а элемент 7 открыт.

При подсчете (К-1)-го входного импульса на шине 12 на выходах счетчика 1 устанавливаетс код числа 0,5(К-). При этом на выходе элемента 9 по вл етс сигнал единичного уровн , в результате чего триггер 5 переходит в единичное состо ние,осу ,ществл сброс счетчика 1 в О.Сигнал единичного уровн с выхода триггера 5 через открытый элемент 7 пос|тупает на тактовый вход триггера 4,

который срабатывает по заднему фронту поступающих на его вход импульсов поэтому он переходит в единичное состо ние только после установки в нулевое состо ние триггера 5, т.е. в момент окончани К-го входного импульса , которым триггер 2 переводитс в единичное состо ние. Сигнал единичного уровн с выхода триггера 4 поступает на вход запуска триггера 3 и через элемент 8 на выходную шину 13. Триггер 3 при этом переходит в единичное состо ние, в результате чего сигнал на входе управлени сложением счетчика 1 становитс равным О.Сигнал единичного уровн с второго (пр мого ) выхода триггера 3 поступает также на вход управлени блока 10, в результате чего на выходах блока 10 устанавливаетс обратный код числа К,

В момент окончани (К+1)-го входного импульса триггер 2 устанавливаетс в нулевое состо ние и из счетчика I списываетс . Вычитание 1 из счетчика 1, установленного в состо ние О, приводит к тому, что счетчик 1 переходит в единичное состо ние и в нем оказываетс записанным число: 2-1. При этом сигналом- единичного уровн с выхода младшего разр да счетчика 1 триггер 4 устанавливаетс в нулевое состо ние, в результате чего заканчиваетс и гпyльc на шине 13,

0

5

5 реходе триггера

0

5

0

Дальнейша работа устройства происходит с отличи ми относительно изложенного . Эти отличи обусловлены тем, что во втором цикле делени на нечетные коэффиценты делени счетчик 1 работает в режиме вычитани , а на выходах блока 10 установлен обратньтй ход заданного коэффициента делени К. При этом на вторые входы элемента 9 поступает код числа 2 - 0,5(К+1).

При подсчете (К4-3)-го входного и fflyльca в счетчике устанавливаетс код числа .-2, при подсчете (К+5)-го входного икшульса - код числа 2 и т.д. При подсчете 2К-го входного импульса в счетчике I устанавливаетс код числа ,5(К+1) и на выходе элемента 9 по вл етс сигнал единичного уровн , которым триггер 5 устанавливаетс в единичное состо ние. При этом происходит сброс счетчика 1 и триггера 3 в О, а на шине 13 по вл етс выходной импульс. При пе3 в нулевое состо ние счетчик 1 переводитс в ретким сложени , а на выходах блока 10 устанавливаетс пр мой код заданного коэффициента делени .

При подсчете (2К+1)-го входного импульса триггер 2 устанавливаетс в единичное состо ние, в результате чего триггер 5. возвращаетс в нулевое состо ние. При этом заканчиваетс форьгарование выходного импульса.

На этом заканчиваетс второй цикл делени частоты следовани входных импульсов на нечетные коэффициенты .

В дальнейшем работа устройства повтор етс сдвоенными циклами,причем в нечетных циклах счетчик 1 работает в режиме сложени , а в четных - в

режиме вычитани .

ормула изобретени

Делитель частоты следовани им-. ульсов, сбдержащий первый триггер, тактовьш вход которого соединен с входной шиной, п-разр дный реверсив- ньй счетчик импульсов, выходы которого соединены поразр дно с первой группой входов п-разр дного элемента сравнени кодов, вход управлени сложением и вход управлени вычитанием - соответственно с первым и вторым выходами второго триггера, шину кода управлени , третий и.чет5

вертый триггеры, выходную шину, первый и второй элементы И, отличающийс тем, что, с целью повыгаени надежности при одновремен- ном упрощении, в него введены (д+1.)- разр дный блок задани кодов и элемент ИЛИ, выход которого соединен с выходной шиной, первый вход - с выходом третьего триггера и с входом запуска второго триггера, вход сброса которого соединен с вторым входом элемента ИЛИ и с выходом первого элемента И, первый вход которого соединен с первым входом второго элемен- та И и с выходом младшего разр да {п+1)-разр дного блока задани кодов остальные п разр дов которого соединены поразр дно .с второй группой входов п-разр дного элемента срав-

696

нени кодов, выход которого соединен с входом запуска четвертого триггера, выход которого соединен с вторым входом первого и второго элементов И и с входом сброса п-разр дного реверсивного счетчика импульсов, счетный вход которого соединен с выходом первого триггера и с входом сброса четвертого триггера, вход управлени вычитанием - с входом управлени (п+1)-разр дного блока задани кодов, информационные входы которого соединены с соответствующими разр дами шины кода управлени , при этом выход младшего разр да п-разр дного реверсивного счетчика импульсов соединен с входом сброса третьего триггера, тактовый вход которого соединен с выходом второго элемента И,

Claims

Формула изобретения

Делитель частоты следования им-, пульсов, содержащий первый триггер, тактовый вход которого соединен с входной шиной, η-разрядный реверсивный счетчик импульсов, выходы которого соединены поразрядно с первой группой входов η-разрядного элемента сравнения кодов, вход управления сложением и вход управления вычитанием - соответственно с первым и вторым выходами второго триггера, шину кода управления, третий и.чет5 1431 вертый триггеры, выходную шину, первый и второй элементы И, отличающийся тем, что, с целью повышения надежности при одновремен- g ном упрощении, в него введены (п+1.)разрядный блок задания кодов и элемент ИЛИ, выход которого соединен с выходной шиной, первый вход - с выходом третьего триггера и с входом 10 запуска второго триггера, вход сброса которого соединен с вторым входом элемента ИЛИ и с выходом первого элемента И, первый вход которого соединен с первым входом второго элемен- 15 та И и с выходом младшего разряда (п+1)-разрядного блока задания кодов, остальные η разрядов которого соединены поразрядно ,с второй группой входов η-разрядного элемента срав- 20

069 нения кодов, выход которого соединен с входом запуска четвертого триггера, выход которого соединен с вторым входом первого и второго элементов И и с входом сброса η-разрядного реверсивного счетчика импульсов, счетный вход которого соединен с выходом первого триггера и с входом сброса четвертого триггера, вход управления вычитанием - с входом управления (ri+1)-разрядного блока задания кодов, информационные входы которого соединены с соответствующими разрядами шины кода управления, при этом выход младшего разряда η-разрядного реверсивного счетчика импульсов соединен с входом сброса третьего триггера, тактовый вход которого соединен с выходом второго элемента И.