SU463234A1 - Устройство делени времени циклов на дробное число интервалов - Google Patents

Description

Изобретение относитс  к вычислительной технике и системе передачи данных, может быть использовано в электронных цифровых вычислительных машинах, электронных приемно-нередающих устройствах, в частности дл  цикловых распределителей, дел щих цикл на дробное число интервалов с кратностью 0,5. Известны устройства делени  времени цикла на дробиое число интервалов с кратностью 0,5, содержащие регистр сдвига, триггер циклов , входы которого соединены с выходами пускового устройства и источника входной частоты . В известиой схеме вход циклового триггера, не управл етс , что влечет за собой больщое количество логических элементов схемы, а следовательно больщие потребл емую мощность и габариты. Цель изобретени  - повыщение эффективности и уменьщение потребл емой мощности- достигаетс  благодар  введению в схему устройства управл ющего триггера, вход которого подключен к выходу  чейки соответствующего разр да регистра сдвига, выходы унравл ющего триггера и триггера циклов подключены ко входам двух дополнительно введенных схем «И, а выходы схем «И соединены со входом регистра сдвига. На фиг. 1 приведена блок-схема устройства; на фиг. 2 - временна  диаграмма его работы. Устройство делени  времени цикла на дробиое число интервалов с кратностью 0,5 содерл нт управл ющий триггер 1, схемы «И 2, цикловой триггер 3, регистр сдвига 4, пусковое устройство 5, источник входной частоты 6. Выходы а и б управл ющего триггера 1 соединены со входами а и б схем «И 2, выходы которых объединены. Вторые входы схем «И соединены с вы.ходам; а и б циклового триггера 3. Общий выход схем «1Ь соединен со счетными входами триггеров регистра сдвига 4. Дл  получени  заданного делени  цикла на т + 0,5 интервалов, где т - любое целое число , регистр сдвига должен состо ть из т+ триггера. Управл ющие входы циклового триггера 3 подсоединены к пусковому устройству 5, а счетный вход св зан с источником входной частоты 6. Счетный в.чод триггера 1 может быть соединен с выходом любого триггера регистра сдвига. На фиг. 1 показано соединение, например, с триггером т. Работает устройство следующим образом. При запуске схемы от пускового устройства 5 на цнкловой триггер 3 поступает сигнал разрещени  счета, и с первым же чмиульсом от источника входной частоты 6 на входы схем «И 2 поступает импульс с триггера 3. На второй вход одной пз схем «И в завпсплюстп от положени  управл ющего триггера 1 (например 3 а) поступает управл ющий потенциал, который при совпадении с нмиульсом триггера 3 выдает через схему 3 а разрещающий потенциал на счетные входы всех триггеров регистра сдвига единицы 4.

Тем самым на выходе 4 а триггера регистра сдвига единицы 4 по вл етс  потенциал. С приходом на триггер 3 второго импульса входной частоты он нсребрасывастс  li другое положение . При этом со схем «И 2 па счетиые входы триггеров регистра сдвига 4 прскр ицаетс  подача разрентающего потенциала.

С приходом третьего импульса входной частоты на счетных входах триггеров регистра сдвига 4 вновь по вл етс  разрешающпй перепад , а с выхода 4 а триггера регистра сдвига 4 снимаетс  потенциал, длител1 ность которого таким образом равна двум периодам входной частоты. В момент пропадани  иотенцнала на выходе трнггера 1 потепцпал по вл етс  иа выходе триггера 4 б регистра сдвига единиц 4.

Длительность этого потенциала при дальнейшей работе расиределител  также равна двум перподам входной частоты и т. д.

С приходом 2 т-1-вого имиульса входной частоты на выходе т триггера, аналогично описанному выше, по вл етс  потенциал, длптельность которого равна двум периодам входной частоты, т. е. определ етс  прпходом 2 /п+ 1-го импульса.

С приходом этого импульса в выхода т-иого триггера регистра сдвига едпниц 4 на триггер 1 подаетс  иереключаю1ций импульс, а значит

сцпмаетс  разрешающий со счетиых входов триггеров регистра сдвига 4. В дальнейшем разрешающий иотенциал выдаетс  схемой 3 б, котора  работает на совиадении четных импульсов 2 т, 2 m-f 2 и т. д. входной частоты с разрешающим потенциалом триггера 1. Работа от схемы 3 б продолжаетс  в течение врелтени полного цикла, т. е. до ирихода на триггер 1 следуюи его импульса от т-ного триггера. Таким образом, длптел1)Пость иотеицпала на выходе /7г--1-в()го триггера равна , в отличие от иредыдущих тр1пте{)ов, одному периоду входной частот, т. е. времени между импул1 еами 2 т- и илшульсом 2 т+ 2.

В результате иродолжительность ц;1кла делитс  на /п + 0,5 интервалов.

П р е д м е т и з о б р е т е и и  

Устройство делени  времени цикла на дробное число интервалов с кратностью 0,5, содержащее регистр сдвига, триггер циклов, выходы которого соединены с выходам пускового устройства и источника входной частоты, отличающеес  тем, что, с целью повышени  эффективности и уменьшени  потребл емой мощности, в него введен управл ющпй трпггер, вход которого подключен к выходу  чейки еоответствующего разр да регистра сдвига, а выходы управл ющего триггера и триггера циклов подключены ко входам двух дополнительно введенных схем «I-i, а выходы схем «И соединены со входами регистра сдвига.

Л П , I

Jrjg nLJр6- :

т