SU1406792A1 - Device for measuring analog values with automatic scaling - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в информационных измерительных системах дл  измерени  аналоговых величин в широком диапазоне с автоматическим масштабированием. Изобретение позвол ет расширить область применени  за счет измерени  импульсных напр жений. Это достигаетс  тем, что в устройство, содержащее блок 1 изменени  масштаба, селектор 2 шкалы, распределитель 3 импульсов, элемент И 4, генератор 5 синхроимпульсов, аналого-цифровой преобразователь 6, вьтолненный на нуль-органе 7, цифро- аналоговом преобразователе 8, блоке управлени  9, элемент 17 ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И-НЕ 18, элемент НЕ 19, элемент И 10, генератор И синхроимпульсов , одновибратор 12, введены блок 21 выборки и хранени , мультиплексор 22, повторитель 23 напр жени , селектор 24 режима, селектор 25 синхроимпульсов, регистр 20 последовательных приближений, элемент НЕ 26, D-триггер 27. 4 з.п.ф-лы, 7 ил. i U)The invention relates to a pulse technique and can be used in information measuring systems for measuring analog values in a wide range with automatic scaling. The invention makes it possible to extend the field of application by measuring pulsed voltages. This is achieved in that the device containing the scaler 1, the scale selector 2, the 3 pulse distributor, the AND 4 element, the 5 sync pulse generator, the analog-to-digital converter 6, executed on the zero-organ 7, the digital-analog converter 8, block control 9, element 17 EXCLUSIVE OR, element AND-NOT 18, element NOT 19, element AND 10, generator AND clock pulses, one-shot 12, sampling and storage unit 21, multiplexer 22, voltage follower 23, mode selector 24, selector 25 clock pulses, register 20 follow solitary approximations, the element is NOT 26, the D-trigger is 27. 4 Cp f-crystals, 7 ill. i U)

Description

fui Ifui i

Изобретение относитс  к импульсной технике и может быть использовано в информационных измерительных системах дл  измерени  аналоговых величин в широком диапазоне с автоматическим масштабированием.The invention relates to a pulse technique and can be used in information measuring systems for measuring analog values in a wide range with automatic scaling.

Целью изобретени   вл етс  расширение области Применени  за счетThe aim of the invention is to expand the scope of use by

.Селектор 25 синхроимпульсов (фиг.6) содержит элемент 46 ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент НЕ 47, элемент 48 задержки, элементы 49 и 50 ИСКЛЮЧАЮЩЕЕ ИЛИ, RS-триггер 51, D-триггеры 52 и 53 и элементы 54 и 55 ИСКЛЮЧАЮЩЕЕ ИЛИ.The selector 25 sync pulses (FIG. 6) contains an EXCLUSIVE OR element 46, an NOT 47 element, a delay element 48, an EXCLUSIVE OR element 49 and 50, an RS-flip-flop 51, D-flip-flops 52 and 53 and the elements 54 and 55 EXCLUSIVE OR.

Блок 9 управлени  (фиг.7) состоит из D-триггера 56, элементов ИЛИThe control block 9 (FIG. 7) consists of a D-flip-flop 56, elements OR

обеспечени  возможности измерени  НЕ 57 и 58, п элементов 59 ИСКЛЮЧАЮЩЕЕ ИЛИ, где п - число разр дов АЦП.making it possible to measure NOT 57 and 58, n elements 59 EXCLUSIVE OR, where n is the number of bits of the ADC.

Устройство работает следующим образом .The device works as follows.

При подаче сигнала на входную ши- 15 ну 14 срабатывает одновибратор 12When a signal is applied to the input bus- 15, the one-shot 12 is triggered.

(фиг.25) и устройство устанавливаетс  в исходное состо ние.(Fig. 25) and the device is reset.

Импульс с выхода одновибратора 12 (фиг.2Ю вместе с импульсами генератопульсньгх напр жений.The impulse from the output of the one-shot 12 (FIG. 2U together with the pulses of the generalized pulses.

На фиг.1 изображена функциональна  схема устройства; на фиг.2 - диаграммы работы устройства в режиме измерени  посто нных напр жений; на фиг.З - диаграммы работы устройства в режиме измерени  импульсных напр жений; на фиг.4 - функциональна  схема блока выборки и хранени ; на фиг.5функциональна  схема селектора режи- 20 ра 1 1 (фиг.2а) поступает в селектор ма; на фиг.6 - функциональна  схема 24, где после завершени  всех переход- селектора синхроимпульсов; на фиг.7 - функциональна  схема блока управлени .1 shows a functional diagram of the device; 2 shows diagrams of operation of the device in the mode of measuring DC voltages; Fig. 3 shows diagrams of the device operation in the mode of measuring pulse voltages; 4 is a functional block diagram of the sample and hold unit; in Fig. 5, a functional diagram of the mode selector 1 1 (Fig. 2a) enters the selector; Fig. 6 is a functional diagram 24, where after the completion of all transition-selector clock pulses; Fig. 7 is a functional block diagram of the control unit.

Устройство (фиг.1) содержит блок 25 1 измерени  масштаба, селектор 2 шкалы , распределитель 3 импульсов, элемент И 4, генератор 5 синхроимпульсов, аналого-цифровой преобразователь ii (АЦП) 6 поразр дного уравновешива- QThe device (Fig. 1) contains a scale measuring block 25 1, a selector 2 of the scale, a distributor of 3 pulses, an element 4, a generator of 5 sync pulses, an analog-to-digital converter ii (ADC) 6 in a counterbalanced counter-Q

ных процессов в блоке 1 формируетс  импульс Старт (фиг.2Б). Импульсы с выхода одновибратора 12 (фиг.2) и Старт поступают в селектор 25, где вырабатываютс  синхроимпульсы АЦП (фиг. 2-2,3). При этом по импульсу Установка АЦП (фиг. 22.) регистр 20 и блок 9 устанавливаютс  в исходное состо ние и на входах ЦАП 8 устанавливаетс  код N 0,11..., а на его входах устанавливаетс  напр жение 0 (ФИГ.2АА).processes in block 1, a start pulse is formed (fig. 2b). The pulses from the output of the one-shot 12 (figure 2) and Start enter the selector 25, where the ADC clock pulses are generated (Fig. 2-2,3). At the same time, by pulse, the ADC setting (Fig. 22.) register 20 and block 9 are reset and N 0.11 ... code is set at the inputs of DAC 8, and voltage 0 is set at its inputs (FIG. 2AA) .

НИН, включаюшцй в себ  последовательно соединенные нуль-орган 7, цифро- аналоговый преобр,азаватель (ЦАП) 8 и блок 9 управлени , последовательно соединенные элемент И 10 и генератор 11 синхроимпульсов, одновибратор 12, входные шины 13 и 14, выходные шины 15 и 16, элемент 17 ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И-НЕ 18, элемент НЕ 19, регистр 20 последовательного приближени , блок 21 выборки и хранени , мультиплексор 22, повторитель 23 напр жени , селектор 24 режима, селектор 25 синхроимпульсов, элемент НЕ 26, триггер 27 и входную шину 28.NIN, including a serially connected zero-body 7, a digital-to-analog converter, an inverter (DAC) 8 and a control block 9, a series-connected element 10 and a clock generator 11, one-shot 12, input buses 13 and 14, output buses 15 and 16, element 17 EXCLUSIVE OR, element NAND 18, element NOT 19, sequential approximation register 20, block 21 of sampling and storage, multiplexer 22, voltage follower 23, mode selector 24, selector 25 sync pulses, element 26, trigger 27 and input bus 28.

На временных диаграммах (фиг.2 и 3) буквами 0,5, Ь,г,9,,,и, ,р,п, с, обозначены напр жени  в соответ- ству1ош 1х точках схемы на фиг. 7.In the time diagrams (FIGS. 2 and 3), the letters 0.5, b, g, 9 ,,, and,, p, p, c, denote the voltages in accordance with the 1st points of the circuit in FIG. 7

Блок 21 выборки и хранени  (фиг. 4) содержит пиковый детектор 29, сдвоенный компаратор 30, элементы НЕ 31-33, D-триггеры 34 и 35, элемент И 36, источник 37 пороговых напр жений.Sampling and storage unit 21 (Fig. 4) contains a peak detector 29, a dual comparator 30, elements HE 31-33, D-triggers 34 and 35, element I 36, source 37 of threshold voltages.

Сепектор 24 режима (фиг.5) состоит из одновибратора 38, делител  39 частоты , счетчика 40 импульсов, элемента НЕ 4, мультиплексора 42 элементов ИЛИ 43 и 44, D-триггера 45.The mode splitter 24 (FIG. 5) consists of a single vibrator 38, a frequency divider 39, a pulse counter 40, a HE 4 element, a multiplexer 42 of the OR 43 and 44 elements, a D-flip-flop 45.

ЩЕЕ ИЛИ, где п - число разр дов АЦП.BIG OR OR, where n is the number of bits of the ADC.

Устройство работает следующим образом .The device works as follows.

При подаче сигнала на входную ши- ну 14 срабатывает одновибратор 12When a signal is applied to the input bus 14, the one-shot 12

(фиг.25) и устройство устанавливаетс  в исходное состо ние.(Fig. 25) and the device is reset.

Импульс с выхода одновибратора 12 (фиг.2Ю вместе с импульсами генератора 1 1 (фиг.2а) поступает в селектор 24, где после завершени  всех переход- The pulse from the output of the one-shot 12 (Fig. 2U, together with the pulses of the generator 1 1 (Fig. 2a) goes to the selector 24, where after the completion of all the transition

ных процессов в блоке 1 формируетс  импульс Старт (фиг.2Б). Импульсы с выхода одновибратора 12 (фиг.2) и Старт поступают в селектор 25, где вырабатываютс  синхроимпульсы АЦП (фиг. 2-2,3). При этом по импульсу Установка АЦП (фиг. 22.) регистр 20 и блок 9 устанавливаютс  в исходное состо ние и на входах ЦАП 8 устанавливаетс  код N 0,11..., а на его входах устанавливаетс  напр жение 0 (ФИГ.2АА).processes in block 1, a start pulse is formed (fig. 2b). The pulses from the output of the one-shot 12 (figure 2) and Start enter the selector 25, where the ADC clock pulses are generated (Fig. 2-2,3). At the same time, by pulse, the ADC setting (Fig. 22.) register 20 and block 9 are reset and N 0.11 ... code is set at the inputs of DAC 8, and voltage 0 is set at its inputs (FIG. 2AA) .

По импульсу Старт (фиг.2Ь) заканчиваетс  импульс Установка АЦП (фиг.22), После этого в селекторе 25 формируетс  второй синхроимпульс АШ1 (фиг.29), который своим положительным фронтом определ ет знак измер емого напр жени  относительно иц . При этом на входы блока 9 поступают сигналы Опрос нуль-органа (фиг.1, 2 ), Строб знака (фиг.1,2е) и сигнал с выхода нуль-органа 7.Pulse Start (Fig. 2b) ends the pulse of the ADC setup (Fig. 22). After that, the second ACh1 clock pulse (Fig. 29) is formed in the selector 25, which determines the sign of the measured voltage with respect to its positive front. At the same time, the inputs of the block 9 receive the Poll of the null-organ (Fig. 1, 2), the Strobe sign (Fig.1, 2e) and the signal from the output of the null-organ 7.

Напр жение U поступает из блока 1 через мультиплексор 22 (фиг.2А), повторитель 23 на нуль-орган 7. В результате на выходе нуль-органа 7 по вл етс  сигнал О, а на первом входе ЦАП В сигнал 1. Эти сигналы поступают на элемент 17, на выходе которого по вл етс  сигнал 1. В результате, так как с инвертирующего выхода D-триггера 27 на другой вход элемента И-НЕ 18 поступает сигнал 1, на выходе этого элемента по вл етс  сигнал О, на выходе элемента 19 сигнал 1 (фиг.2k). При этом на входах ЦАП 8 устанавливаетс  кодVoltage U comes from block 1 through multiplexer 22 (Fig. 2A), repeater 23 to the null organ 7. As a result, the signal O appears at the output of the null organ 7, and at the first input of the DAC B signal 1. These signals arrive the element 17, at the output of which the signal 1 appears. As a result, since the inverting output of the D-flip-flop 27 sends a signal 1 to the other input of the IS-NE 18 element, the signal O appears at the output of this element, 19 signal 1 (FIG. 2k). At the same time at the inputs of the DAC 8 code is set

I , 1 1 ... I , a на его выходе напр жение (з„. Если при этом U U , то на выходе элемента 18 будет сигнал О, а на выходе элемента 19 (фиг.2 к) - сигнал 1, открывающий элемент И А. В результате положительный перепад с элемента 26, соответствующий спаду импульса Старт, запускает генератор 5 и далее происходит переключение масштаба в блоке 1. По прошествии всех переходных процессов, св занных с переключени ми и масштабированием, селектор 24 выдает следующий импульс Старт (фиг. 2 В) и, если Uy 7 U , то снова срабатывает генератор 5 и происходит следующее переключение предела масштабировани . Если теперь после масштабировани  и.;ицд„, то нуль-органI, 1 1 ... I, a is a voltage at its output (s ". If this is UU, then the output of element 18 will be a signal O, and the output of element 19 (Fig. 2k) is a signal 1, the opening element And A. As a result, a positive differential from element 26, corresponding to the pulse start pulse, starts generator 5 and then the scale switches in block 1. After all transients associated with switching and scaling, the selector 24 gives the next start pulse (Fig . 2 B) and, if Uy 7 U, then generator 5 is triggered again and the next switching occurs scaling limit. If now after scaling and.;

7переключаетс  в состо ние 1. На выходе элемента 17 по вл етс  сигнал О, на выходе элемента 18 - сигнал I, а на выходе элемента 19 (фиг.1,2,к), который закрьшает элемент 4 по вл етс  сигнал О. С приходом положительного перепада с элемента 26 переключател  D-триггер 27 подает разрешающий потенциал (фиг.2ж на элемент 10, который направл ет синхроимпульсы с генератора 11 в селектор 25. Сигнал с выхода D-тригге- ра 27 (фиг.) одновременно поступает в селектор 24 и запрещает формирование импульса Старт. При этом из селектора 25 на вход блока 9 (фиг.1,7 switches to state 1. A signal O appears at the output of element 17, a signal I appears at the output of element 18, and a signal O appears at the output of element 19 (Fig. 1, 2, k), which closes element 4. by the arrival of a positive differential from switch element 26, D-trigger 27 supplies the enable potential (Fig. 2g to element 10, which sends clock pulses from generator 11 to selector 25. Signal from the output of D-trigger 27 (Fig.) simultaneously enters the selector 24 and prohibits the formation of a pulse Start. In this case, from the selector 25 to the input of block 9 (FIG. 1,

2г) поступают синхроимпульсы Опрос нуль-органа, а также сдвинутые на врем  длительности одного синхроимпульса (что обусловлено временем установлени  напр жени  в ЦАП 8) синхроимпульсы (фиг.1,23), поступающие на вход А1Д11 6.2d) clock pulses are received Poll of the null organ, as well as clock pulses shifted by the duration of one clock pulse (due to the time of voltage setup in the DAC 8) clock pulses (Figs 1.23), fed to the input of A1D11 6.

В результате в АЦП 6 происходит преобразование. Результаты масштабировани  и преобразовани , выдаютс  из устройства по тинам 15 и 16. Если U)( отрицательной пол рности, т.е . | U I / Сцд I , то после установки А1Д1 в исходное состо ние, когда блок 9 выдает на входы ЦАП 8 код О, I 1 ... 1, а на выходе ПАП 8 устанавливаетс  напр жение l ;j,n 0) с приходом второго синхроимпульса АЦП (фиг.23) его положительным перепадом на выходах блока управлени  по сигналу с нуль- органа 7 устанавливаетс  код 0,00... Этот кпд устанавливает на выходе ЦАПAs a result, conversion to ADC 6 takes place. Scale and transform results are output from units 15 and 16. If U) (negative polarity, i.e. | UI / Scd I, then after setting A1D1 to its initial state, when block 9 outputs to the DAC inputs 8 O, I 1 ... 1, and the output of the PAP 8 sets the voltage l; j, n 0) with the arrival of the second ADC clock (Fig. 23) by its positive difference at the outputs of the control unit by a signal from the zero organ 7 0.00 ... This efficiency is set at the output of the DAC

8напр жение, равное К, . При этомA voltage equal to K,. Wherein

00

5five

00

5five

00

5five

на выходе элемента 17 по вл етс  сигнал 1. Если и больше иц, (по абсолютной величине), то на нуль-органе 7 остаетс  сигнал 1. В результате запускаетс  генератор 5 и импульс через открытый элемент 4 поступает в селектор 3 и происходит переключение шкалы масштабировани  в блоке . Если после этого оказьшаетс , что /Ux/ I ицдг,/, то на выходе элемента 17 по вл етс  сигнал О. Элемент 4 закрываетс , элемент 10 открьшаетс  и синхроимпульсы АЦП (фиг.23) поступают на преобразование в АЦП 6. Результаты масштабировани  и преобразовани  вьщаютс  из устройства по шинам 15 и 16.Signal 1 appears at the output of element 17. If there are more eggs, (in absolute value), then signal 1 remains at null 7. As a result, generator 5 is started and the pulse through open element 4 enters selector 3 and the scale switches scaling in block. If after that it turns out that / Ux / I isdd, /, then the signal O appears at the output of element 17. Element 4 is closed, element 10 is open and ADC clock pulses (Fig. 23) go to conversion in ADC 6. The results of scaling and conversions are derived from the device over tires 15 and 16.

Режим преобразовани  импульсного напр жени  рассмотрим по фиг.1 и диаграмме на фиг.З. Дл  обеспечени  этого режима на вход 28 подаетс  сигнал 1, который переводит устройство в селекторе 24 и блоке 21 в режим преобразовани  импульсных напр жений . При этом в селекторе 24, кроме импульсов, поступающих с генератора 11, формируетс  импульс Старт (фиг.ЗВ) и импульс Пуск (фиг.3п)| подготавливающий блок 21 к работе.The impulse voltage conversion mode is discussed in FIG. 1 and in the diagram of FIG. 3. To provide this mode, a signal 1 is applied to the input 28, which switches the device in the selector 24 and the block 21 to the mode of pulse voltage conversion. In this case, in the selector 24, in addition to the pulses coming from the generator 11, a Start impulse is formed (FIG. 3B) and a Start impulse (FIG. 3p) | preparatory unit 21 to work.

Блок 21 работает таким образом, что с приходом измер емых импульсов он формирует по фронту второго импульса после сигнала Пуск (фиг.31) сигнал Выборка (фиг.3с). Потенциал Выборка переводит блок 21 из след щего за сигналом Uy (режима Выборка ) в режим Хранение (фиксации) аналогового сигнала.Block 21 operates in such a way that with the arrival of measured pulses it forms on the front of the second pulse after the Start signal (Fig. 31) a Sample signal (Fig. 3c). Potential Sampling transfers block 21 from tracking the signal Uy (Sampling mode) to the Storing (fixing) mode of the analog signal.

Таким образом, измер емое импульсное напр жение 11. , поступившее на входную шину 13 устройства, пройд  блок 1 (фиг.Зр) мультиплексор 22, повторитель 23, поступает на вход блока 21 и через мультиплексор 22 на вход нуль-органа 7 АЦП (фиг.3л)., После прихода запускающего сигнала на входную шину 14 срабатывает одно- вибратор 12 (фиг.З) и устанавливает устройство в исходное состо ние. .При этом в селекторе 24 начинаетс  формирование импульса Пуск, который по вл етс  на выходе селектора 24 после завершени  начальной установки всех элементов устройства. От импульса Пуск по фронту второго импульса (фиг.Зр) срабатьшает блок 21 и выдает перепад Выборки (фиг.Зс). Блок 21 переходит в режимThus, the measured pulse voltage 11., received on the input bus 13 of the device, passed through block 1 (FIG. 3) multiplexer 22, repeater 23, is fed to the input of block 21 and through multiplexer 22 to the input of null organ 7 ADC (FIG .3l). After the arrival of the trigger signal on the input bus 14, a single vibrator 12 is actuated (Fig. 3) and sets the device to its initial state. In the selector 24, a pulse starts to start, which appears at the output of the selector 24 after the initial installation of all elements of the device is completed. From the impulse A start on the front of the second impulse (Fig. 3p) triggers block 21 and outputs a Sampling difference (Fig. 3c). Block 21 goes into mode

00

5five

00

цан  Tsang

хранени  и переключает мультиплексор 22 таким образом, что сигнал с выхода блока 21 поступает на вход нуль-органа 7 (фиг.3л). Кроме того, этот же сигнал поступает на вход повторител  23, после которого он снова поступает на вход блока 21, что увеличивает врем  хранени  выбранного сигнала и повьппает точность запоминани . По перепаду Выборка (фиг.3с) в селекторе 24 формируетс  импульс Старт (фиг.36), по которому в селекторе 25 заканчиваетс  сигнал Установка АЦП (фиг.З г). При этом на входах ЦАП 8 устанавливаетс  код О,11,..1, соответствующий напр жению 0 (фиг.3м). Далее по спаду второго синхроимпульса АЦП (фиг . 33 на входах ЦАП устанавливаетс  код, обеспечивающий на его выходе напр жение или . если Uy Ццап то формируетс  код 1, 11... 1 (+ЕОП), а если U ; U то 0,00...О (-ЕО„ ).storage and switches the multiplexer 22 so that the signal from the output of block 21 is fed to the input of the zero-body 7 (Fig.3l). In addition, the same signal is fed to the input of the repeater 23, after which it is again fed to the input of block 21, which increases the storage time of the selected signal and increases the accuracy of storage. By the Sample differential (Fig. 3c), a start pulse is formed in the selector 24 (Fig. 36), by which the ADC Setting signal ends in the selector 25 (Fig. 3 d). In this case, the code O, 11, .. 1 is set at the inputs of the DAC 8, corresponding to a voltage of 0 (Fig. 3m). Further, by decay of the second ADC sync pulse (Fig. 33, a code is set at the inputs of the DAC that provides a voltage at its output or, if Uy Tszap, then code 1, 11 ... 1 (+ EOP) is generated, and if U; U then 0, 00 ... O (-EO „).

Таким образом, по окончании положительного перепада второго синхроимпульса АЦП (фиг.39) на выходе элемента 18 устанавливаетс  сигнал О,а на выходе элемента 1 9 (фиг.Зк) - сигнал 1. В результате положительным фронтом с элемента 26 запускаетс  генератор 5 (фиг.Зу), который запускает режим масштабировани . Перепад Выборка (фиг.3с), кроме импульса Старт (фиг.ЗЬ) в селекторе 2А, запускает режим формировани  импульса Пуск, который поступает на выход П селектора 24 (фиг.З) после завершени  всех коммутаций и нормализации в блоке 7. Если напр жение на выходе блока 21 (фиг.3л) оказываетс  меньше U. д Qn з олютной величине, то на выходах элементов 18 и 19 сигналы мен ютс  на противоположные . После прихода импульса Пуск (фиг.Зп) по фронту второго измер емого импульса (фиг.Зр) блок 21 снова переходит из режима Выборка в режим Хранение, Блок 21 выдает на первый выход (фиг.1) перепад управл ющего напр жени  (фиг.Зс), При этом на втором выходе по вл етс  посто нное напр жение дл  подачи его через мультиплексор 22 (фиг.3л) на нуль орган 7. В результате по перепаду Выборка в селекторе 24 формируетс  импульс Старт (фиг,3&) и переключаетс  D-триггер 27, потенциал с инверThus, at the end of the positive differential of the second ADC sync pulse (Fig. 39), the signal O is set at the output of the element 18, and the signal 1 is output at the 1 9 element (Fig. W). .ZU), which starts the scaling mode. Differential Sampling (Fig. 3c), except the Start pulse (Fig. 3b) in the selector 2A, starts the Start-up pulse shaping mode, which goes to the output P of the selector 24 (Fig. 3) after completing all the switching and normalization in block 7. If If the output of block 21 (Fig. 3l) is less than U. q Qn of the primary value, then at the outputs of elements 18 and 19, the signals are reversed. After the arrival of the Start pulse (Fig.Zp) along the front of the second measured pulse (Fig.Zp), block 21 again goes from the Sample mode to the Storage mode, Block 21 outputs a control voltage drop (Fig. 1) to the first output (Fig. 1). CS), At the same time, a constant voltage appears at the second output for supplying it through the multiplexer 22 (FIG. 3L) to zero organ 7. As a result, the Start pulse (Fig. 3 &) is formed by the Sample differential (Fig. 3 &) D-flip-flop 27, inverted potential

00

1515

6792667926

тирующего выхода которого (фиг,3)(с) открьшает элемент 10, и синхроимпульсы с генератора 11 поступают в селектор 25, а оттуда на вход блока 9 (фиг.1,32) в качестве синхроимпульсов Опрос нуль-органа, а также сдвинутые на врем  длительности одного синхроимпульса (что обусловлено временем установлени  напр жени  в ЦАП 8) синхроимпульсы (фиг.ЗЗ), поступающие на вход АЦП 6 дл  преобразовани  посто нного напр жени  в АЦП аналогично описанному. Выходной код по шинам 15 и 16 выдаетс  из устройства .the output of which (FIG. 3) (c) opens element 10, and the sync pulses from the generator 11 enter the selector 25, and from there to the input of block 9 (Fig. 1.32) as sync pulses Poll of the zero-organ, as well as shifted to the time duration of one clock pulse (due to the time of voltage establishment in the DAC 8) clock pulses (Fig.ZZ), fed to the input of the A / D converter 6 for converting the constant voltage to the A / D converter as described. The output code for buses 15 and 16 is issued from the device.

Claims (5)

Формула изобретени Invention Formula 1, Устройство дл  измерени  аналоговых величин с автоматическим масштабированием , содержащее одновибра- тор, аналого-цифровой преобразователь , выполненный на последовательно1, An apparatus for measuring analog quantities with automatic scaling, comprising a one-oscillator, an analog-to-digital converter, performed in series соединенных блоке управлени , цифро- аналоговом преобразователе, нуль-органе , последовательно соединенные первый генератор синхроимпульсов,первый элемент И, распределитель импульсов , селектор шкалы, блок изменени  масштаба, последовательно соединенные второй генератор синхроимпульсов и второй элемент И, второй вход блока изменени  масштаба  вл етс  первойconnected to the control unit, digital-analog converter, null-organ, serially connected first clock generator, first AND element, pulse distributor, scale selector, zoom unit, serially connected second clock generator and second AND element, the second input of the zoom unit the first входной шиной вход одновибратора - второй входной шиной выходы селектора шкалы  вл ютс  первыми выходными шинами , выходы блока управлени  - вторыми выходными шинами, последовательно соединенные элементы ИСКЛЮЧАЮЩЕЕ ПТИ, И-НЕ и первый элемент НЕ, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ объединен с первым входом блока управени  и соединен с выходом нуль-органа , второй вход объединен с входом старшего разр да цифроаналогового преобразовател , выход одновибратора соединен с первым входом первого генератора синхроимпульсов, входом второго генератора синхроимпульсов, вторыми входами селектора шкалы и блока управлени , выход первого элемента НЕ соединен с вторым входом первого элемента И, отличающеес  тем, что, с целью расширени  области применени  за счет обеспечени  возможности измерени  импульсных напр жений, в него введены блок выборки и хранени , мультиплексор.input bus one-shot input - second input bus scale selector outputs are the first output buses, the outputs of the control unit are the second output buses, series-connected elements EXCLUSIVE PTI, NAND and the first element NOT, the first input of the EXCLUSIVE OR element is combined with the first input of the control unit and connected to the output of the zero-body, the second input is combined with the input of the higher bit of the digital-to-analog converter, the output of the one-oscillator is connected to the first input of the first clock generator, the input of the second the sync pulse generator, the second inputs of the scale selector and the control unit, the output of the first element is NOT connected to the second input of the first element AND, characterized in that, in order to expand the field of application by providing the possibility of measuring pulse voltages, a sampling and storage unit is introduced into it, multiplexer. повторитель напр жени , селектор режима , селектор синхроимпульсов, второй элемент НЕ, D-триггер, регистр последовательного приближени , выходы которого соединены с соответствующими третьими входами блока управлени , четвертый и п тый входы которого соединены соответственно с первым и вторым выходами селектора синхроимпульсов , третий и четвертый выходы которого соединены соответственно с первым и вторым входами регистра последовательного приближени , третий вход KOTopoiо соединен с вторым выходом блока управлени , первые входы селектора режима и блока выборки и хранени  объединены и  вл ютс  третьей входной шиной, второй вход блока выборки и хранени  объединен с первым входом мультиплексора и соединен с выходом повторител  напр жени , вход которого соединен с первым Выходом мультиплексора, второй вход которого соединен с выходом блока изменени  масштаба, третий вход блока выборки и хранени  объединен с вторыми входами селектора режима распределител  импульсов, первым входом селектора синхроимпульсов, R-входом D-триггера и соединен с выходом од- новибратора, четвертый вход блока выборки и хранени  соединен с первым выходом селектора режима, третий вход которого объединен с третьим входом мультиплексора и соединен с первым выходом блока выборки и хранени ,четвертый и п тый входы мультиплексора объединены и соединены с вторым выходом блока выборки и хранени , второй выход мультиплексора соединен с вторым входом нуль-органа, причем второй вход селектора синхроимпульсов соединен с выходом второго элемента И, четвертый вход селектора режима объединен с третьим входом селектора синхроимпульсов, вторым входом второго элемента И и соединен с неинвертирующим выходом D-триггера, четвертый вход селектора синхроимпульсов объединен с входом второго элемента НЕ и соединен с вторым выходом селектора режима, выход второго элемента НЕ соединен с вторым входом первого генератора синхроимпульсов и С-входом D-триггера, D- вход которого соединен с выходом элемента И-НЕ, второй вход которого соединен с инвертируюшкм выходом D-тригvoltage follower, mode selector, sync pulse selector, second NOT element, D-flip-flop, sequential approximation register, whose outputs are connected to the corresponding third inputs of the control unit, the fourth and fifth inputs of which are connected to the first and second outputs of the sync pulse selector, the third and the fourth outputs of which are connected respectively to the first and second inputs of the sequential approximation register, the third input of the KOTopoio is connected to the second output of the control unit, the first inputs of the villages The mode and sampling and storage units are combined and are the third input bus, the second input of the sampling and storage unit is combined with the first input of the multiplexer and connected to the output of the voltage follower, the input of which is connected to the first output of the multiplexer, the second input of which is connected to the output of the changing unit the third input of the sampling and storage unit is combined with the second inputs of the pulse distributor mode selector, the first input of the sync pulse selector, the R input of the D flip-flop and is connected to the output of a single-oscillator The vertical input of the sampling and storage unit is connected to the first output of the mode selector, the third input of which is combined with the third input of the multiplexer and connected to the first output of the sampling and storage unit, the fourth and fifth inputs of the multiplexer are combined and connected to the second output of the sampling and storage unit, the second output the multiplexer is connected to the second input of the zero-body, and the second input of the selector clock is connected to the output of the second element And, the fourth input of the mode selector is combined with the third input of the selector clock , the second input of the second element And is connected to the non-inverting output of the D-flip-flop, the fourth input of the clock selector is combined with the input of the second element NOT and is connected to the second output of the mode selector, the output of the second element is NOT connected to the second input of the first clock generator and C-input D- trigger, D- the input of which is connected to the output of the NAND element, the second input of which is connected to the inverting output of the D-trig 00 5five 00 гера, а выход второго генератора синхроимпульсов соединен с п тым входом селектора режимй.gera, and the output of the second clock generator is connected to the fifth input of the mode selector. 2,Устройство по П.1, отличающеес  тем, что блок выборки и хранени  выполнен на пиковом детекторе , сдвоенном компараторе, трех элементах НЕ, двух D-триггерах, элементе И и источнике пороговых напр жений, первый и второй выходы которого соединены соответственно с первым инвертирующим и первым неинвертирующим входами сдвоенного компаратора, вто5 рой инвертирующий и второй неинвертирующий входы которого объединены и  вл ютс  вторым входом блока выборки и хранени , стробирующии вход сдвоенного компаратора соединен с инвертирующим выходом первого D-триггера и первым выходом пикового детектора, который  вл етс  первым выходом блока выборки и хранени , вторым выходом которого  вл етс  второй выход пикового детектора, выход сдвоенного компаратора соединен с первым входом элемента И и входом первого элемента НЕ, выход которого соединен с С-входом второго триггера, D-вход которого объединен с D-входом первого D-триггера и  вл етс  первым входом блока выборки и хранени , R-входы первого и второго D-триггеров объединены и соединены с выходом второго элемента НЕ, вход которого  вл етс  четвертым входом блока выборки и хранени , третьим входом которого  вл етс  вход третьего элемента НЕ, выход которого соединен с первым С-входом первого D-триггера, второй С-вход которого соединен с выходом элемента И, второй вход которого соединен с неинвер- тируюш 1М выходом второго D-триггера.2, The device according to claim 1, characterized in that the sampling and storage unit is made on a peak detector, a dual comparator, three NOT elements, two D-triggers, And element and the source of threshold voltages, the first and second outputs of which are connected respectively to the first the inverting and the first non-inverting inputs of the dual comparator, the second inverting and the second non-inverting inputs of which are combined and are the second input of the sampling and storage unit, the gating input of the dual comparator is connected to the inverting output the first D-flip-flop and the first output of the peak detector, which is the first output of the sampling and storage unit, the second output of which is the second output of the peak detector, the output of the double comparator is connected to the first input of the AND element and the input of the first element HE, the output of which is connected to C - the input of the second flip-flop, the D-input of which is combined with the D-input of the first D-flip-flop and is the first input of the sampling and storage unit; the R-inputs of the first and second D-flip-flops are combined and connected to the output of the second element HE, the input of which is The fourth input of the sampling and storage unit, the third input of which is the input of the third element NOT, the output of which is connected to the first C input of the first D-flip-flop, the second C input of which is connected to the output of the AND element, the second input of which is connected to the non-inverted 1M output of the second D-flip-flop. 3.Устройство по П.1, о т л и - чающеес  тем, что селектор режима выполнен на одновибраторе, делителе частоты элемента НЕ, счетчике импульсов, мультиплексоре, двух элементах ИЛИ и D-триггере, R-вход которого соединен с выходом первого элемента ИЛ,С-вход - с первым и вторым выходами мультиплексора, D- вход объединен с первым управл ющим входом мультиплексора, который  вл етс  первым входом селектора режима, S-вход D-триггера объединен с первым управл ющим входом счетчика импульсов и  вл етс  четвертым входом селектора режима, выход D-триггера сое63. The device according to Claim 1, which is based on the fact that the mode selector is made on a single vibrator, a frequency divider of the NOT element, a pulse counter, a multiplexer, two OR elements and a D flip-flop, the R input of which is connected to the output of the first element IL, C-input - with the first and second outputs of the multiplexer, D- input combined with the first control input of the multiplexer, which is the first input of the mode selector, S-input of the D-flip-flop combined with the first control input of the pulse counter and is the fourth mode selector input, D6 flip-flop output 00 5five 00 5five динен с вторым управл ющим входом счетчика импульсов, счетный вход которого объединен с входом элемента НЕ и соединен с выходом делител  час тоты, вход которого  вл етс  п тым входом селектора режима, первый,второй , третий и четвертый информационные входы счетчика импульсов объединены и  вл ютс  общей шиной, вход ус тановки счетчика импульсов объединен с первым входом элемента ИЛИ и  вл етс  вторым входом селектора режима, второй вход первого элемента ИЛИ объ единен с первым входом второго элемента ИЛИ и соединен с выходом одно- .вибратора, вход которого  вл етс  третьим входом селектора режима, вто рой вход второго элемента И.ПИ соединен с третьим выходом мультиплексора , а выход второго элемента ИЛИ  вл етс  вторым выходом селектора ре жима, четвертый выход мультиплексора  вл етс  первым выходом селектора ре жима, первый и второй информационные входы мультиплексора объединены И соединены с выходом элемента НЕ.It is connected to the second control input of the pulse counter, the counting input of which is combined with the input of the element NOT and connected to the output of the frequency divider whose input is the fifth input of the mode selector; the first, second, third and fourth information inputs of the pulse counter are combined and are common bus, the input of the pulse counter installation is combined with the first input of the OR element and is the second input of the mode selector, the second input of the first OR element is connected to the first input of the second OR element and connected to the output of the single a torus whose input is the third input of the mode selector, the second input of the second I.PI element is connected to the third output of the multiplexer, and the output of the second OR element is the second output of the mode selector, the fourth output of the multiplexer is the first output of the selector mode, the first and the second information inputs of the multiplexer are combined AND connected to the output of the element NOT. 4. Устройство по п.1, о тли ч а ю щ е е с   тем, что селектор синхроимпульсов выполнен на п ти элементах ИСКЛЮЧАЮЩЕЕ ИЛИ, элементе задержки , элементе НЕ, RS-триггере и двух D-триггерах,R-входы RS-триггера и первого D-триггера и первые входы первого и второго элементов HCKJM)4A- ЮЩЕЕ ИЛИ объединены и  вл ютс  первым входом селектора синхроимпульсов S-вход RS-триггера объединен с входом элемента задержки, первым входом третьего элемента ИСКТГОЧАЮЩЕЕ ИЛИ и  вл етс  четвертым входом селектора синхроимпульсов, выход RS- триггера соединен с первым входом четвертого элемента ИСКЛЮЧАЙЩЕК ИЛИ и  вл етс  третьим выходом селектора режима, второй вход четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с выходом первого D-триггера, а выход- с первым входом п того элемента ИСКЛЮЧАЮЩЕЕ ИШ1, второй вход которого соединен с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а выход  вл етс 4. The device according to claim 1, about aphrases with the fact that the selector clock pulses are made on five elements EXCLUSIVE OR, the delay element, the element NOT, RS-trigger and two D-triggers, R-inputs RS- trigger and the first D-flip-flop and the first inputs of the first and second elements of the HCKJM) 4A- ORIGINAL OR are combined and are the first input of the clock selector S-input of the RS-flip-flop combined with the input of the delay element, the first input of the third element is BASTING OR, and is the fourth input the selector clock pulses, the output of the RS flip-flop is connected to the first input the third member EXCLUSIVE OR is the third output of the mode selector, the second input of the fourth element EXCLUSIVE OR is connected to the output of the first D-flip-flop, and the output to the first input of the fifth element EXCLUSIVE ISH1, the second input of which is connected to the output of the first element EXCLUSIVE OR, and output is П679210P679210 четвертым вь1ходом селектора синхроимпульсов , вторым выходом которого  вл етс  выход третьего элемента ИС- КХООЧАЮЩЕЕ ИЛИ, второй вход которого объединен с входом элемента НЕ и  вл етс  вторым входом селектора синхроимпульсов , выход элемента НЕ соединен с вторым входом первого элемен- ,д та ИСКЛЮЧАЮЩЕЕ ИЛИ, D-входы первогоthe fourth clock selector input of the sync pulses, the second output of which is the output of the third IC-SPARING OR element, the second input of which is combined with the input of the element and is the second input of the sync pulse selector; D-inputs of the first и второго D-триггеров объединены и ,  вл ютс  шиной источника положительной пол рности С-входы первого и второго D-триггеров объединены иand the second D-flip-flops are combined and, are the bus of the source of positive polarity, the C-inputs of the first and second D-flip-flops are combined and 15 соединены с выходом элемента задержки , R-вход второго D-триггера соединен с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого  вл етс  третьим входом селектора15 is connected to the output of the delay element, the R-input of the second D-flip-flop is connected to the output of the second element EXCLUSIVE OR, the second input of which is the third input of the selector 20 синхроимпульсов, первым выходом которого  вл етс  инверсный выход второго D-триггера.20 sync pulses, the first output of which is the inverse output of the second D-flip-flop. 5. Устройство по п., о т л и - чающеес  тем, что блок управ25 пени  вьтолнен на D-триггере, двух элементах ИЛИ-НЕ, п элементах ИСКЛЮЧАЮЩЕЕ ИЛИ, где п - число разр дов аналого-цифрового преобразовател ,5. The device according to p., About tl and - the fact that the control unit 25 is executed on the D-flip-flop, two elements OR-NOT, n elements EXCLUSIVE OR, where n is the number of bits of the analog-digital converter, , первые входы которь х  вл ютс  соот30 ветственно третьими входами блока управлени , второй вход п-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ  вл етс  общей шиной, второй вход (п-1)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с выходом первого Элемента ИЛИ-НЕ, вторые входы элемен тов ИСК.ПЮЧАЮЩЕЕ ИЛИ с первого по, the first inputs of which are respectively the third inputs of the control unit, the second input of the nth element EXCLUSIVE OR is the common bus, the second input of the (n − 1) -th element EXCLUSIVE OR is connected to the output of the first Element OR NOT, the second inputs of the elements of the TEXT. STUDY OR from the first to (п-2)-й объединены и соединены с выходом второго элемента ИЛИ-FiE, выходы п элементов ИСКЛЮЧАЮЩЕЕ ИЛИ  вл  Q ютс  соответственно первыми выходами блока управлени , вторым выходом которого  вл етс  инверсный выход D- триггера, который соединен с первым входом второго элемента ПТИ-НЕ, вто .,- рой вход которого объединен с первым входом первого элемента И1Б1-НЕ и  вл етс  четвертым входом блока управлени , второй вход первого элемента ИЛИ-НЕ соединен с пр мым входом D- григгера, S-, D- и С-входы которого  вл ютс  соответственно вторым, первым и п тым входами блока управлени .(n-2) -th are combined and connected to the output of the second element OR-FiE, the outputs of the elements EXCLUSIVE OR are Q, respectively, the first outputs of the control unit, the second output of which is the inverted output of the D-trigger, which is connected to the first input of the second element PTI-NOT, vto., - a swarm whose input is combined with the first input of the first I1B1-NOT element and is the fourth input of the control unit, the second input of the first OR-NOT element is connected to the direct input of the D-grigger, S-, D- and The C inputs of which are respectively the second, first and fifth control unit inputs. 5050 cpuaZcpuaZ сриР.ЗsriR.Z Г R ДD / 2 Ч S/ 2 h s НОBUT . . 2121 ЛL fVfV Ч-H- V2V2 с;with; 5five