SU1405062A1 - Устройство дл измерени частот по влени групп команд - Google Patents
Устройство дл измерени частот по влени групп команд Download PDFInfo
- Publication number
- SU1405062A1 SU1405062A1 SU864170418A SU4170418A SU1405062A1 SU 1405062 A1 SU1405062 A1 SU 1405062A1 SU 864170418 A SU864170418 A SU 864170418A SU 4170418 A SU4170418 A SU 4170418A SU 1405062 A1 SU1405062 A1 SU 1405062A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- input
- block
- output
- command
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
- Debugging And Monitoring (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл оптимизации системы команд ЭВМ с целью сокращени обьема занимаемой пам ти и времени выполнени программ Целью изобретени вл етс расширение области применени устройства за счет измерени частоты по влени одного сочетани следующих одна за другой команд дл последующего определени целесообразности создани одной команды, способной заменить эту группу команд. Устройство дл измерени частот по влени команд содержит счетчик 1 адреса,три элемента ИЛИ 2, 3 и 4, элемент И 10 и триггер 7, блок 8 буферной пам ти и блок 9 формировани .групп команд дл формировани групп команд заданного размера и выдачи этой информации в блок буферной пам ти, 2 ил. i (Л СП О О) tN9
Description
(Sf I
Изобретение относитс к вычислительной технике и может быть использовано дл оптимизации системы команд ЭВМ с целью сокращени объема занимаемой пам ти и времени выполнени программ.
Цель изобретени - расширение области применени устройства путем обеспечени возможности измерени частоты по влени одного и того же сочетани следующих одна за другой команд дл последующего определени целесообразности создани одной команды, способной заменить эту группу (последовательность).
На фиг. 1 и 2 приведена структура схема устройства дл измерени астот групп команд.
Устройство содержит счетчик 1 ад pecaj элементы ИЛИ 2- 4, элементы 5 и 6 задержки,.триггер 7, блок 8 буферной пам ти, блок 9 формировани группы команд и элемент , И 10,
Блок 8 буферной пам ти содержит ешифратор 11, элемент И 12, группу элементов ИЛИ IS, N запоминающих чеек (гд N - количество анализируемых групп команд)j кажда из которых вклю чает регистр 14, группы элементов 15 и.165 элемент И 17р элемент ИЛИ- 18j, счетчик 19 импульсов, и схему 20 сравнени .
Кроме того, устройство содержит входы 21 и 22, тактовьй вход 23, вход 24.чтени J вход 25 начальной .установки , вход 26 признака конца считыва- выход 27 готовности и выход 28 результата
Блок 9 формировани группы команд (фиг,2) содержит регистр 29, счетчик 30,-дешифратор 31, схему 32 сравнени элемент И 33, элемент 34 задерж- ки М чеек кодов команд (где М количество командJ вход щих в анализируемую группу), кажда из которых включает (кроме М-й чейки) регрютр 35 команды, группу элементов ИЛИ 36,, группы элементов И 37 и 38j М- чейка содержит регистр 35 команды и группу элементов И 37, информационные входы 39 и 40, тактовый вход 41j вход 42 начальной установки, информационный выход 43 и выход 44,
Устройство работает следующим образом
Первоначально на вход 25 устройства поступает сигнал, который обнул ет содержимое регистров 14 и счетчи
0
5
0
5
0
0
5
0
5
ков 19 всех чеек блока 8, через элемент ИЛИ 4 обнул ет счетчик 1 адреса, через элемент ИЛИ 3 сбрасывает триггер 7 и через вход 42 блока 9 обнул ет содержимое счетчика 30 и регистров 35 команд всех чеек блока 9 На единичном выходе триггера 7 устанавливаетс низкий потенциал, который через выход 27 устройства сигнализирует ЭВМ о готовности устройства к анализу команд программы,
Бысокий потенциал с инверсного выхода триггера 7 поступает на входы элементов И 15 группы каждой чейки, разреша запись информации в блок 8 Код, установленный на группе выходов счетчика 1 адреса (нулевой), поступает на дешифратор 11 блока 8, на со- ответствующем выходе которого (первом ) устанавливаетс высокий циал, который поступает на входы элементов И 15 группы соответствующей чейки (первой) блока 8, разреша тем самым запись в данную чейку ,
С информационного входа 22 устройства в регистр 29 блока 9 поступает код количества команд, образующих исследуемую группу команд.программы (группа, в общем случае, состоит из одной и более команд). Этот код поступает на вход дешифратора 31, на соответствующем выходе которого устанавливаетс высокий потенциал, который поступает на первые входы элементов И 37 группы соответствующей чейки блока 9 разреша запись очередного кода команды в данную чейку В случае неравенства кодов, ,наход щихс на регистре 29 и счетчи- ;ке 30 блока 9 (а в начале так и будет)э низкий потенциал с первого .выхода схемы 32 сравнени запрещает прохождение тактовых сигналов через элемент И 10 устройства в блок 8, а высокий потенциал с второго выхода схемы 32 сравнени блока 9 разрешает поступление этих сигналов через элемент И 33 на счетньш вход счетчика 30 блока 9.
Устройство готово к работе, Рабо та устройства в режиме анализа,ког манд программы и записи этой информации в блок 8 состоит из двух этапов . На первом этапе осуществл етс формирование первой из возможных комбинаций (групп) команде Это происходит следующим образом На в.ход 21
устройства поступают коды команд исследуемой программы, которые сопровождаютс тактовыми сигналами, поступающими на вход 23 устройства По первому тактовому сигналу (дл всех i-x - чеек, i 2, м) осуществл етс перепись информации, содержащейс в регистре 35 команды i-й чейки через группу элементов И 38 и группу элементов ИЛИ 36 в регистр 35 команды (i-1)-й чейки (аналогичные действи выполн ютс при поступлении последующих тактовых сигналов).
Одновременно тактовый сигнал через открытый элемент И 33 поступает на счетный вход счетчика 30 и увеличивает его содержимое на единицу Через врем , достаточное дл переписи информации из i-x в (i-l)-e регистры 35 команд (,М), .с выхода элемента ЗА задержки поступает сигнал , по которому очередной код команды через соответствующую группу элементов И 37 (предварительно открытую высоким потенциалом с соответствующего , выхода дешифратора 31) и группу элементов ИЛИ 36 заноситс в соответствующий регистр 35 команды (аналогичные действи выполн ютс при поступлении последующих тактовых сигналов). На данном этапе (такте ) информаци с группы информационных выходов 43 блока 9 присутствует на информационном входе блока 8, но в чейки пам ти блока 8 не записьша- ётс , так как тактовый сигнал, по вл ющийс на выходе элемента 6 задержки через врем , достаточное дл занесени информации в соответствую- щую чейку кода команд блока 9, не подаетс на тактовый вход блока 8, .поскольку элемент И 10 закрыт.
Описанные действи повтор ютс до тех пор, пока код, сформированньш в счетчике 30 блока 9.при поступлении тактовых сигналов, не станет равным коду, хран щемус в регистре 29 блока 9 При этом низким потенциалом с второго выхода схемы 32 сравнени блокируетс - изменение состо ни счетчика 30, и высоким потенциалом с первого выхода разрешаетс поступление тактовых сигналов на тактовый вход блока 8.
На втором этапе работы устройства в режиме анализа команд программы осуществл етс запись этой информации в блок 8. Это.происходит следующим образом.
На первую группу информационных входов схемы 20 сравнени каждой чейки поступает код с информационного выхода блока 9, на вторую группу информа1Д1Онных входов схемы 20 сравнени каждой чейки блока 8 посQ тупает код, хран щийс в данный момент времени на регистре 14 соответ.- ствующей чейки блока 8. Возможны два случа .
В случае, если ни -в одном регист5 Рб 1 чеек блока 8 не содержитс кода, соответствующего коду группы команд (а при первой записи так и будет ), все схемы 20 сравнени при поступлении управл ющего сигнала выра0 батывают на втором выходе сигнал несравнени . Тогда на выходе элемента И 12 блока 8 формируетс сигнал, который поступает на второй вход элемента И 17 и третьи входы элементов
5 И 15 первой группы всех чеек блока 8. По этому сигналу информаци с информационного выхода блока 9 через соответствующую первую группу элемен- тов И 15 переписываетс в регистр 14
0 чейки блока 8, в которую дешифратором 11 блока 8 разрешена запись (в начале работы в первую чейку). Этот же сигнал, пройд через соответствующие элемент И 17 и элемент
(- ИЛИ 18, заносит в счетчик 19 данной чейки (первой) блока 8 единицу. Сигнал с выхода элемента И 12 блока 8 поступает на вход первого, элемента 5 задержки Сигнал, формируемый на- выходе первого элемента 5 задержки, пройд через элемент ИЛИ.. 2, увеличивает содержимое счетчика 1 адреса на единицу. Тем самым определ етс смежна чейка блока 8 дл записи инфорг
5 мации при возникновении ситуации, аналогичной описанной
В случае, если в регистре 14 одной из чеек блока 8 к моменту вы0 дачи сигнала с выхода элемента И 10 хранитс код группы команд, записанный ранее, то с приходом сигнала на тактовый вход схем 20 сравнени . только соответствующа схема 20 срав5 нени выработает на первом выходе
сигнал сравнени , который через соответствующий элемент ИЛИ 8 увеличит содержимое соответствующего счетчика 19 на единицуо
0
В момент окончани работы по анализу исследуемой программы в блоке 8 будет хранитьс информаци , содер жаща коды групп команд и частоты их использо вани в программе.
Считывание содержимого блока 8 осуществл етс следующим образом, ЭВМ вырабатывает сигнал, который поступает на вход 24 устройства. Этот сигнал устанавливает в единичное состо ние триггер 7, на единичном выходе которого устанавливаетс высо кий потенциал, который через выход 27 устройства выдаетс в ЭВМ, сигна лизиру о готовности устройства к работе в режиме чтени . Высокий потенциал с единичного триггера 7 поступает на вторые входы элементов И 16
При необходимости изменени количества команд в группе, соответствующей код количества команд заноситс в регистр 29 блока 9,, После начальной установки работа устройства происходит описанным образом.
Claims (1)
- Формула изобретениУстройство дл измерени частот по влени групп команд, содержащее счетчик адреса, три элемента ИЛИ, два элемента задержки, триггер и блок буферной пам ти, причем выход признака наличи информации блока буферной пам ти через первый элемент задержки соединен с первым входом первого элемента ИЛИ, выход которого соединенвторой группы всех чеек блока 8,раз- 20 со счетным входом счетчика адреса,реша тем самым считывание информации из блока 8. Одновременно управл ющий сигнал, поступающий на вход 24 устройства, через третий элемент ИЛИ 4 устанавливает в нулевое состо . ние счетчик I адреса По вл ющийс высокий потенциал на соответствующем выходе дешифратора I1 блока 8 (первом ), поступа на первые входы элементов И 16 второй группы соответст- вугощей чейки блока 8 (первой), разрешает считывание информации, хран щейс в данной чейке (содержимого регистра 14 и счетчика 19) блока 8 Эта информаци через группу 13 эле ментов ИЛИ блока 8 поступает на группу информационных выходов 28 устройства . На вход 26 устройства из ЭВМ начинают поступать сигналы с частотой , обеспечивающей считьшание инфор мации из одной чейки блока В. Каждый такой сигнал через элемент ИЛИ 3 увеличивает содержимое счетчика 1 адреса, тем самым разреша считыва50ние информации из смежной чейки бло- 45 считьшани устройства соединен с вторым входом первого элемента ИЛИ, тактовый вход устройства соединен с входом второго элемента задержки, о т - лича ющ ее с тем, что, с целью расширени области применени устройства путем обеспечени возможности измерени частоты по влени одних и тех же сочетаний групп команд , в него введены элемент И и блок eg формировани группы команд, содержащий дешифратор, счетчик, схему сравнени , элемент И, элемент задержки, регистр, М чеек команд (где М - максимальное количество команд, вход ка а. После считывани информации из последней чейки блока 8 очередной сигнал, поступивший на вход 26 устройства , :Обнул ет счетчик 1 адреса, и импульс сквозного переноса поступает с выхода переполнени счетчика 1 адреса через элемент- ИЛИ 2 на вход установки в нулевое состо ние триггера 7. На единичном выходе триггера 7. по вл етс нулевой потенциал, который запрещает считывание информации. Одновременно он поступает через выход 27 устройства в ЭВМ, сигнализиру об .окончании режима чтени .5 О 05информационньй выход счетчика адреса соединен с адресным входом блока буферной пам ти, информационный выход которого вл етс выходом результата работы устройства, вход чтени устройства соединен с единичным входом триггера и с первым входом второго элема1 та ИЛИ, вход начальной установки устройства соединен с в.торым входом второго элемента ИЛИ, с первым входом третьего элемента ИЛИ и с входом сброса блока буферной пам ти, выход второго элемента ИЛИ соединен с входом начальной установки счетчика адреса, выход переполнени которого соединен с вторым входом третьего элемента ИЛИ, выход третьего элемента ИЛИ соединен с нулевым входом триггера, инверсный выход которого соединен с входом записи блока буферной пам ти, единичный выход триггера вл етс выходом готовности устройства и соединен с входом чтени блока буферной пам ти, вход признака концащих в анализируемую группу), а кажда чейка, кроме М-й, содержит регистр команд, группу элементов ИЛИ, две группы элементов И, М- чейка содержит регистр команд и группу элементов И, причем информационный вход кода команд устройства соединен с первыми входами элементов И первой группы каждой чейки команд блока формировани группы команд, тактовый вход устройства соединен с первым входом элемента И блока формировани группы команд, с первыми входами элементов -И второй группы 1-й чейки1, (М-1), блока формикоманд , где i ровани группы команд и через элемент задержки - с вторыми входами элементов И первой группы каждой чейки команд блока формировани группы команд, выход второго элемент задержки соединен с первым входом элемента И, информационный вход устройства соединен с информационным входом регистра блока формировани группы команд, вход начальной установки устройства соединен с входами обнулени счетчика и регистров команд всех чеек команд блока формировани группы команд, информационный выход регистра соединен с входом дешифратора и первым входом схемы сравнени блока формировани группы команд , информационный выход счетчика соединен с вторым входом схемы сравнени блока формировани группы команд , выходы равенства и неравенства схемы сравнени соедине 1ы соответственно с вторым входом элемента И50505блока формировани группы команд и с вторым входом элемента И устройства , выход которого соединен с тактовым входом блока буферной пам ти,выход элемента И блока формировани группы, команд соединен со счетным входом счетчика блока формировани группы команд, К-й выход дешифратора , где ,М, соединен с третьими входами элементов И первой группы i-й чейки команд блока формировани группы команд, выходы элементов И первой группы i-й чейки команд соединены с первыми входами элементов ИЛИ группы i-й чейки блока формировани группы команд, информационный . выход регистра команд J-й чейки команд , где ,M, блока формировани группы команд соединен с информационным входом блока буферной пам ти и с вторыми входами элементов И второй группы (J-I)-й чейки команд блока формировани группы команд, информационный выход регистра первой чейки , соединен с информационным входом блока буферной пам ти, выходы элементов И второй группы i-й чейки команд соединены с вторыми входами элементов ИЛИ группы i-й чейки команд, выходы элементов ИЛИ группы i-й чейки команд соединены с информационными входами регистра команд i-й чейки команд блока формировани группы команд , выходы элементов И группы М-й чейки команд соединены с информационными входами регистра команд М-й чейки команд блока формировани группы команд.39W lf2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864170418A SU1405062A1 (ru) | 1986-12-30 | 1986-12-30 | Устройство дл измерени частот по влени групп команд |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864170418A SU1405062A1 (ru) | 1986-12-30 | 1986-12-30 | Устройство дл измерени частот по влени групп команд |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1405062A1 true SU1405062A1 (ru) | 1988-06-23 |
Family
ID=21276332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864170418A SU1405062A1 (ru) | 1986-12-30 | 1986-12-30 | Устройство дл измерени частот по влени групп команд |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1405062A1 (ru) |
-
1986
- 1986-12-30 SU SU864170418A patent/SU1405062A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 980096, кл. G 06 F 11/28, 1982„ Авторское свидетельство СССР № 1357963, кл. G 06 F 11/26, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1405062A1 (ru) | Устройство дл измерени частот по влени групп команд | |
SU1578717A1 (ru) | Устройство дл измерени частот по влени групп команд | |
SU1339579A1 (ru) | Устройство дл моделировани конечного узла графа | |
SU1300478A1 (ru) | Устройство дл отладки программ | |
SU943731A1 (ru) | Устройство дл анализа последовательных кодов | |
SU455244A2 (ru) | Устройство дл обработки информации | |
SU1418732A1 (ru) | Устройство дл моделировани процесса контрол программного обеспечени ЭВМ | |
SU1164718A1 (ru) | Устройство дл управлени блоком пам ти | |
SU1168958A1 (ru) | Устройство дл ввода информации | |
SU1117645A1 (ru) | Устройство дл исследовани модели транспортной системы | |
SU943747A1 (ru) | Устройство дл контрол цифровых интегральных схем | |
SU1275452A1 (ru) | Устройство дл отладки программ | |
SU1665389A1 (ru) | Устройство дл синтаксического контрол | |
JPS5775046A (en) | Phose absorbing circuit | |
SU1711166A1 (ru) | Устройство дл анализа производительности вычислительных систем | |
SU1341649A1 (ru) | Устройство дл определени числа вершин подграфов графа | |
SU1429104A1 (ru) | Устройство дл вывода информации | |
SU1348841A1 (ru) | Устройство дл формировани сигналов прерывани при отладке программ | |
SU951991A1 (ru) | Вычислительна машина | |
JPS58195168A (ja) | 信号記録装置 | |
SU1357963A1 (ru) | Устройство дл определени частот обращени к программам | |
SU1320846A1 (ru) | Буферное запоминающее устройство | |
SU1280639A1 (ru) | Устройство дл загрузки данных | |
SU1494001A1 (ru) | Устройство дл упор дочени массива чисел | |
SU1606972A1 (ru) | Устройство дл сортировки информации |