SU1388860A1 - Device for multiplying frequency by ratio - Google Patents

Device for multiplying frequency by ratio Download PDF

Info

Publication number
SU1388860A1
SU1388860A1 SU864146413A SU4146413A SU1388860A1 SU 1388860 A1 SU1388860 A1 SU 1388860A1 SU 864146413 A SU864146413 A SU 864146413A SU 4146413 A SU4146413 A SU 4146413A SU 1388860 A1 SU1388860 A1 SU 1388860A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
divider
reversible counter
frequency divider
Prior art date
Application number
SU864146413A
Other languages
Russian (ru)
Inventor
Леонид Маркович Сергейчук
Владимир Иванович Плиш
Иван Валерианович Ходырев
Original Assignee
Предприятие П/Я В-8751
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8751 filed Critical Предприятие П/Я В-8751
Priority to SU864146413A priority Critical patent/SU1388860A1/en
Application granted granted Critical
Publication of SU1388860A1 publication Critical patent/SU1388860A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано в устройствах обработки данных. Цель изобретени  - расширение области применени  за счет обеспечени  возможности умножени  на дробный коэффициент и упрощение устройств . Предлагаемое устройство содержит три управл емых делител  1,2,3 частоты, элемент ИЛИ 4, реверсивный счетчик 5 и генератор 6 тактовых импульсов с соответствующими св з ми. Устройство осуществл ет умножение входной частоты на дробньй коэффициент , причем изменение входной частоты отслеживаетс  сравнением входного и выходного сигналов с помощью реверсивного счетчика и использованием кода рассогласовани  в цепи цифровой обратной св зи. 1 ил. SThe invention relates to the field of computing and can be used in data processing devices. The purpose of the invention is to expand the scope of application by providing the possibility of multiplying by a fractional factor and simplifying devices. The proposed device contains three controllable dividers of 1.2.3 frequencies, an OR 4 element, a reversible counter 5, and a 6 clock pulse generator with corresponding connections. The device multiplies the input frequency by a fractional coefficient, and the change in the input frequency is monitored by comparing the input and output signals using a reversible counter and using the error code in the digital feedback circuit. 1 il. S

Description

:л9: l9

00 00 0000 00 00

0505

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах обработки данныхThe invention relates to computing and can be used in data processing devices.

Цель изобретени  расширение об- ласти применени  за счет обеспечени  возможности умножени  на дробный коэффициент и упрощение устройства.The purpose of the invention is to expand the application area by allowing multiplication by a fractional factor and simplifying the device.

На чертеже изображена функциональна  схема устройства дл  умножени  частоты на коэффициент.The drawing shows a functional diagram of the device for multiplying frequency by a factor.

Устройство содержит первый 1, второй 2 и третий 3 управл емые делители частоты, элемент ИЛИ 4, реверсивный счетчик 5, генератор 6 тактовых импульсов, информационньй вход 7, вы™ цоц, 8 и шины 9 и 10 первого и второго коэффициентов умножени , соединенные соответственно с управл ющими входами первого 1 и второго 2 управ- л емых делителей частоты, выходы ко - торых соединены с входами элемента ИЛИ 4, выход которого соединен с вхо- дами обнулени  первого 1, второго 2 и третьего 3 управл емых делителей частоты, информационный вход 7 устройства соединен с информационным входом первого управл емого делител  JThe device contains the first 1, second 2 and third 3 controlled frequency dividers, element OR 4, reversible counter 5, generator 6 clock pulses, information input 7, you are 8, and tires 9 and 10 of the first and second multiplication factors are connected respectively with the control inputs of the first 1 and second 2 controlled frequency dividers, the outputs of which are connected to the inputs of the OR 4 element, the output of which is connected to the zero inputs of the first 1, second 2 and third 3 controlled frequency dividers, information input 7 devices connected to nformatsionnym input of the first controllable divider J

частоты, выход которого соединен с входом вычитани  реверсивного счет- чика 5, выход которого соединен с управл ющим входом третьего управл емого делител  3 частоты, выход которого соединен с информационным входом второго управл емого делител  2 част тоты и с выходом 8 устройства, выход второго управл емого делител  2 частоты соединен ё входом сложени  реверсивного счетчика 5, выход генератора 6 .тактовых импульсов соединен с информационным входом третьего уп равл емого делители 3 частоты.frequency, the output of which is connected to the subtraction input of the reversible counter 5, the output of which is connected to the control input of the third controlled frequency divider 3, the output of which is connected to the information input of the second controlled frequency divider 2 and the output 8 of the device frequency divider 2 is connected via the addition input of the reversible counter 5, the output of the generator 6 tact pulses is connected to the information input of the third controlled frequency divider 3.

Устройство работает следующим образом . По входу 7 на счетньй вход делите- л  1 поступают импульсы входной частоты с периодом Тр .На выходе делител  1 формируютс  импульсы низкого уровн  с периодом Т, ,, где К коэффициент делени  делител  1. Импульс с выхода душител  1 поступает на вход вычитани  счетчика 5 и уменьшает его содержимое на единицу. Вместе с тем этот импульс через элемент ИЛИ 4 поступает на входы обнуле ни  делителей J,2 и 3. На счетный вход делител  3 поступают импульсы с выхода генератора 6. Последовательно с делителем 3 включен делитель 2, Импульсы уровн  с выхода делител  2 поступают на вход сложени  счетчика 5 и через элемент ИЛИ 4 на входы обнулени  делителей 1,2 и 3. Период формировани  импульсов на выходе делител  2 равен Т Т К , где период импульсов на выходе делител  3 и выходе 8 устройства; К - коэффициент делени  делител  2. Поскольку сигнал с выхода элемента ИЛИ 4 поступает на входы сброса всех делителей одновременно, то начало периодов импульсов на выходах делителей J и 2 совпадает во времени. Если оказываетс , что Т, Tj , то первым во времени по вл етс  импульс на выходе делител  2. Этот импульс увеличивает содержимое счетчика 5 и через элемент .ИДИ 4 производит сброс делител  J, запреща  по вление импульса на выходе делител  1 и входе вычитани  счетчика 5. Увеличение содержимого счетчика 5 приводит к тому что увеличиваютс  коэффициент делени  делител  3 и период Tg. Если в следующем периоде оказываетс ,что , то снова происходит увеличение содержимого счетчика 5 и периода Т. Это происходит до тех пор, пока не станет Т Т, . Но в этом случае первым формируетс  импульс на выходе делител  . Он запрещает по вление импульса на выходе Делител  2 и уменьшает содержимое счетчика 5, что равносильно уменьшению Т,. Схема снова возвращаетс  к положению Т,Т При равенстве Т, Т на суммирующий и вычитающий входы счетчика 5 одновременно приход т импульсы с выходов делителей 1 и 2. При этом содержимое счетчика 5 не измен етс , поскольку дл  срабатывани  счетчика по одному из входов необходимо наличие единичного сигнала на другом входе. Таким образом, в устройстве поддерживаетс  примерное равенство Т, Т. Но тогда К, К,, откуда следует , чтоThe device works as follows. Input 7 receives counts of input frequency with period Tr to the counter input of divider 1. Low level pulses with period T are formed at the output of divider 1, where K is the division factor of divider 1. The impulse 1 output pulse arrives at the counter reading input 5 and reduces its content by one. At the same time, this pulse goes through the element OR 4 to the inputs of the zeroing dividers J, 2 and 3. The counting input of the divider 3 receives pulses from the output of the generator 6. Consistently with the divider 3, the divider 2 is turned on. The level pulses from the output of the divider 2 are fed to the input adding the counter 5 and through the element OR 4 to the zeroing inputs of the dividers 1,2 and 3. The period of formation of pulses at the output of divider 2 is T T K, where the period of pulses at the output of divider 3 and the output 8 of the device; K is the division factor of divider 2. Since the signal from the output of the element OR 4 is fed to the reset inputs of all dividers simultaneously, the beginning of the pulse periods at the outputs of dividers J and 2 coincides in time. If it turns out that T, Tj, then the first pulse appears in time at the output of divider 2. This pulse increases the content of counter 5 and through element .IDI 4 resets divider J, prohibiting the appearance of a pulse at output of divider 1 and the subtracting input of the counter 5. An increase in the content of counter 5 causes the division factor of divider 3 and the period Tg to increase. If in the next period it appears that, then the content of the counter 5 and the period T increase again. This occurs until T T,. But in this case, the impulse at the output of the divider is formed first. It prohibits the appearance of a pulse at the output of Divider 2 and reduces the contents of counter 5, which is equivalent to decreasing T ,. The circuit returns to the T, T position. If T, T are equal, the summing and subtracting inputs of counter 5 simultaneously receive pulses from the outputs of dividers 1 and 2. At the same time, the contents of counter 5 do not change, because to trigger the counter on one of the inputs single signal at another input. Thus, the device maintains an approximate equality of T, T. But then K, K, whence it follows that

f вых к, f out to,

где ,fg - частота импульсов на выходе 8 и входе 7 устройства соот ветственно. Коэффициент умножени  устройства К К,/Kj зависит только от значени  коэффициентов на шинах 9 и 10 устройства.where, fg is the frequency of the pulses at the output 8 and the input 7 of the device, respectively. The device multiplication factor K K, / Kj depends only on the value of the coefficients on the tires 9 and 10 of the device.

Claims (1)

Формула изобретени Invention Formula Устройство дл  умножени  частоты на коэффициент, содержащее генератор тактовых импульсов, реверсивный счет чик и первьй управл емый делитель частоты, управл ющий вход которого соединен с шиной первого коэффициента умножени  устройства, о т л и - чающеес  тем, что, с целью расширени  области применени  за счет обеспечени  возможности умножени  на дробный коэффициент и упрощени  устройства, в него введены вто- рой и третий управл емые делители частоты и элемент ИЛИ, причем информационный вход устройства соединен с информационным входом первого управл емого делител  частоты, выход которого соединен с входом вычитани  реверсивного счетчика и с первым входом элемента ИЛИ, второй вход которого соединен с входом сложени  реверсивного счетчика и с выходом второго управл емого делител  частоты, управл ющий вход которого соединен с шиной второго коэффициента умножени  устройства, а информационный вход второго управл емого делител  частоты соединен с выходом третьего управл емого делител  частоты и с выходом устройства, выход реверсивного счетчика соединен с управл ющим входом третьего управл емого делител  частоты , информационный вход которого соединен с выходом -генератора тактовых импульсов, выход элемента ИЛИ соединен с входами обнулени  первого, второго и третьего управл емых делителей частоты.A device for multiplying a frequency by a factor, containing a clock pulse generator, a reversible counter and a first controlled frequency divider, the control input of which is connected to the bus of the first device multiplication factor, so that to expand the field of application the expense of allowing multiplication by a fractional factor and simplifying the device, the second and third controlled frequency dividers and the OR element are entered into it, and the information input of the device is connected to the information input A first controlled frequency divider, the output of which is connected to the subtracting input of a reversible counter and the first input of an OR element, the second input of which is connected to the addition input of a reversible counter and the output of a second controlled frequency divider, the control input of which is connected to the bus of the second multiplication factor of the device and the information input of the second controlled frequency divider is connected to the output of the third controlled frequency divider and to the output of the device; the output of the reversible counter is connected to the control conductive input of the third controllable frequency divider having an information input coupled to an output of clock pulse-generator, output of OR element connected to the reset input of the first, second and third frequency dividers actuated.
SU864146413A 1986-11-12 1986-11-12 Device for multiplying frequency by ratio SU1388860A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864146413A SU1388860A1 (en) 1986-11-12 1986-11-12 Device for multiplying frequency by ratio

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864146413A SU1388860A1 (en) 1986-11-12 1986-11-12 Device for multiplying frequency by ratio

Publications (1)

Publication Number Publication Date
SU1388860A1 true SU1388860A1 (en) 1988-04-15

Family

ID=21267240

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864146413A SU1388860A1 (en) 1986-11-12 1986-11-12 Device for multiplying frequency by ratio

Country Status (1)

Country Link
SU (1) SU1388860A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1146659, кл. G 06 F 7/52, 1983. Авторское свидетельство СССР № 930316, кл. G 06 F 7/68, 1980. *

Similar Documents

Publication Publication Date Title
SU1388860A1 (en) Device for multiplying frequency by ratio
SU1598135A1 (en) Multiplier of pulse recurrence rate
SU1658177A1 (en) Swipe frequency generator
SU632065A1 (en) Pulse-frequency functional generator
SU1385246A1 (en) Digital frequency comparator
SU1170608A1 (en) Pulse repetition frequency divider with variable countdown
SU1182653A1 (en) Pulse frequency multiplier
SU1298831A1 (en) Pulse repetition frequency multiplier
SU1509886A1 (en) Frequency multiplication device
SU809036A1 (en) Device for finding the middle of a time interval
SU479258A1 (en) Binary-decimal counter
SU1555839A1 (en) Pulse repetition frequency multiplier
SU684561A1 (en) Functional voltage generator
SU1084980A1 (en) Device for converting pulse train to rectangular pulse
SU1503065A1 (en) Single pulse shaper
SU1418906A2 (en) Frequency-to-number converter
SU1279058A2 (en) Pulse repetition frequency multiplier
SU1182667A1 (en) Frequency divider with variable countdown
SU1522383A1 (en) Digital pulse generator
SU1358063A1 (en) Digital phase-frequency comparator
SU1256226A1 (en) Phase synchronization device
SU643868A1 (en) Computer
SU1241468A2 (en) Pulse repetition frequency divider with controlled pulse duration
SU1347184A1 (en) Frequecy divider with fractional division factor
SU706818A1 (en) Time interval meter