SU1385245A2 - Frequency-phase comparator - Google Patents

Abstract

Изобретение относитс  к радиотехнике . Цель изобретени  - повьше- .ние быстродействи  устр-ва при смеке знака разности .частот и расширение диапазона сравниваемых частот.Устр-во содержит Ег-триггеры 1, 4 и 5, эл-ты ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 8, инвертор 3, пороговьй блок 6, фильтр 7 нижних частот, формирователь 9 квадратурных сигналов. Введены р-триггеры 10 и 1J. На вход формировател  9 поступает сигнал эталонной частоты, значени  к-рой в два раза вьше среднего значени  измер емой частоты. 1 -триггеры4 и 5 дел т входную частоту на два. Фаза сигнала с Б-триггера 5 отстает на 90° от фазы сигнала с выходов D- триггера 4. На входы эл-та 2 и D- триггера 1 разности частот поступают сигналы эталонной частоты, сдвинутые по фазе на 90 . На др.входы этих эл-тов поступают сигналы контролируемой частоты. 1 ил. с $The invention relates to radio engineering. The purpose of the invention is to increase the device speed with the smek of the difference sign of frequencies and the expansion of the range of compared frequencies. The device contains Er-flip-flops 1, 4 and 5, e-mail EXCLUSIVE OR 2 and 8, inverter 3, threshold unit 6, low pass filter 7, shaper 9 quadrature signals. Introduced p-triggers 10 and 1J. The signal of the reference frequency arrives at the input of the imaging unit 9, which is twice as large as the average value of the measured frequency. 1 triggers 4 and 5 divide the input frequency by two. The phase of the signal from the B-trigger 5 is lagging 90 ° amp; from the phase of the signal from the outputs of D-flip-flop 4. At the inputs of el-ta 2 and D-flip-flop 1 of the frequency difference, the signals of the reference frequency are received, shifted in phase by 90. At the other inputs of these elements, signals of a controlled frequency are received. 1 il. with $

Description

Изобретение относитс  к радиотехнике и  вл етс  дополнительным к авт.св. № 1246337.The invention relates to radio engineering and is additional to auth.s. No. 1246337.

Цель изобретени  - повышение быст- родействи  устройства при смене знака разности частот и расширение диа- сравниваемых частот.The purpose of the invention is to increase the device speed when changing the sign of the frequency difference and expanding the compared frequencies.

На чертеже приведена структурна  электрическа  схема частотно-фазово- го компаратора.The drawing shows a structural electrical circuit of the frequency-phase comparator.

Частотно-фазовый компаратор содержит первый D-триггер 1, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2, инвертор 3, второй 4 и третий 5 D-триггеры, по- роговый блок 6, фильтр 7 нижних частот , второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8, при этом инвертор 3 и D-триг- геры 4 и 5 образуют формирователь 9 квадратурных сигналов, четвертый JO и п тый 11 Е)-триггеры,The frequency-phase comparator contains the first D-flip-flop 1, the first element EXCLUSIVE OR 2, the inverter 3, the second 4 and the third 5 D-flip-flops, the threshold unit 6, the low-pass filter 7, the second element EXCLUSIVE OR 8, and the inverter 3 and D-flip-flops 4 and 5 form the shaper 9 quadrature signals, the fourth JO and the fifth 11 E) triggers,

Частотно-фазовый компаратор работает следуюпшм образом.The frequency-phase comparator works in the following way.

На вход формировател  9 квадратур- ных сигналов поступает сигнал эталонной частоты, значение которой в два раза выше среднего значени  измер емой частоты. D-триггеры 4 и 5 дел т входную частоту на два, но фаза сигнала с D-триггера 5 отстает на 90° от фазы сигнала с выходов D-тригге- ра 4. Таким образом, на входь элемента ИСКЛЮЧАЩЕЕ ИЛИ 2 и D-триггера 1 разности частот поступают сигналы эталонной частоты, сдвинутые по фазе на 90° . На другие входы этих элементов поступают сигналы контролируемой частоты, С выхода 1 -триггера 1 импульсы разностной частоты поступа- ют на первый вход элемента ИСКЛЮЧАКЬ ЩЕЕ ИЛИ 8 и на С-вход D-триггера 11 знака разности частот. На второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 поступает широтно-модулированна  последователь- кость импульсов с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2, Если на первыйA reference frequency signal is fed to the input of the quadrature signal generator 9, the value of which is twice as high as the average value of the measured frequency. D-flip-flops 4 and 5 divide the input frequency by two, but the phase of the signal from D-flip-flop 5 is 90 ° behind the phase of the signal from the outputs of D-flip-flop 4. Thus, the input element EXCLUSIVE OR 2 and D-flip-flop 1 frequency difference signals of the reference frequency are received, shifted in phase by 90 °. The other inputs of these elements receive signals of a controlled frequency, From output 1 - trigger 1, the pulses of the difference frequency arrive at the first input of the element EXCLUSIVE ALREADY OR 8 and to the C input of D-flip-flop 11 of the sign of the frequency difference. At the second input of the EXCLUSIVE OR 8 element, a pulse-width modulated pulse sequence is output from the EXCLUSIVE OR 2 element output, If the first

0 0

5 0 50

5 0 5 5 0 5

00

вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 поступает высокий потенциал, то он инвертирует сигнал, поступающий на гой его вход с выхода элемента ИСКЛЮ- ЧАКИЦЕЕ ИЛИ 2, и не инвертирует, если на его первый вход поступает низкий потенциал. Соотношение фаз сигналов на входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 такое, что в зависимости от знака разности частот на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 имеютс  или только полуволны биений разностной частоты с высоким значением посто нной составл ющей , или только полуволны с низким значением. Фильтр 7 выдел ет посто нную составл ющую, котора  далее поступает на вход порогового блока 6 , на выходе которого в зависимости от знака разности частот наблюдаетс  высокий или низкий потенциалы. На выходе четвертого D-триггера 10 разности частот имеют место импульсы разностной частоты, сдвинутые на относительно импульсов с выхода -первого D-триггера 1. При этом, когда ,,, на пр мом выходе п того D-триггера 11 имеетс  низкий потенциал , а при ,l/2fg на его выходе имеетс  высокий потенциал.the input element EXCLUSIVE OR 8 receives a high potential, then it inverts the signal arriving at its input from the output of the element EXCLUSIVE OR 2, and does not invert if its first input receives a low potential. The phase ratio of the signals at the inputs of the EXCLUSIVE OR 8 element is such that, depending on the sign of the frequency difference at the output of the EXCLUSIVE OR 8 element, there are either only half-wavelength beats of the difference frequency with a high DC value, or only half-wave with a low value. Filter 7 allocates a constant component, which is then fed to the input of the threshold unit 6, the output of which, depending on the sign of the frequency difference, exhibits high or low potentials. At the output of the fourth D-flip-flop 10 of the difference in frequency, differential-frequency pulses take place shifted relative to the pulses from the output of the -first D-flip-flop 1. At the same time, when ,, there is a low potential at the direct output of the fifth D-flip-flop 11, at, l / 2fg there is a high potential at its output.

Claims (1)

Формула изобретени Invention Formula Частотно-фазовый компаратор по авт.св. № 1246337, отличающийс  тем, что, с целью повьш1е- ни  быстродействи  при смене знака разности частот и расширени  диапазона сравниваемых частот, введены четвертый и п тый -триггеры, D-ВХОД четвертого D-триггера подключен к Р входу первого D-триггера, а С-вход его подключен к D-входу второго D-триггера, выход четвертого D-триггера соединен с D-входом п того D-триггера , С-вход которого соединен с вы- ходом первого D-триггера.Frequency-phase comparator auth.St. No. 1246337, characterized in that, in order to increase speed when changing the sign of the frequency difference and expanding the range of compared frequencies, the fourth and fifth triggers are entered, the D-INPUT of the fourth D-flip-flop is connected to the P input of the first D-flip-flop, and Its C input is connected to the D input of the second D-flip-flop, the output of the fourth D-flip-flop is connected to the D-input of the fifth D-flip-flop, the C-input of which is connected to the output of the first D-flip-flop.