SU1383498A1 - Phase locking device - Google Patents

Abstract

Изобретение м.б. использовано дл  помехоустойчивости приема сигналов с угловой модул цией. Цель изобретени  - повышение помехоустойчивости при частотной демодул ции входного напр жени . Устр-во содержит фазовый детектор 1, сумматор 2, под- страиваемьм генератор 3, фильтр 4 нижних частот и дискретный интегратор 5 в виде преобразовател  6 напр жени  в частоту следовани  импульсов , возрастающую с уменьшением абсолют, величины входного напр жени , реверсивного счетчика 7, ЦАП 8 и детектора 9 знака. 1 ил.Invention m. used for noise immunity of reception of signals with angular modulation. The purpose of the invention is to improve the noise immunity during frequency demodulation of the input voltage. The device contains a phase detector 1, an adder 2, a tunable oscillator 3, a low-pass filter 4 and a discrete integrator 5 in the form of a voltage converter 6 to a pulse frequency that increases with decreasing absolute, the input voltage, the reversible counter 7, DAC 8 and detector 9 characters. 1 il.

Description

ооoo

0000

оо oo

соwith

0000

. 13. 13

Изобретение относитс  к радиотехнике и может быть использовано дл  помехоустойчивого приема сигналов с угловой модул цией.The invention relates to radio engineering and can be used for noise-resistant reception of signals with angular modulation.

Целью изобретени   вл етс  повышение помехоустойчивости при частотной демодул ции входного напр жени .The aim of the invention is to improve the noise immunity during frequency demodulation of the input voltage.

Н  чертеже представлена структурна  электрическа  схема устройства фазовой автоподстройки частоты.The drawing shows a structural electrical circuit of a phase locked loop device.

Устройство фазовой автоподстройки частоты (ФАПЧ) содержит фазовый д€;- тектор 1, сумматор 2, подстраиваемый генератор 3, фильтр 4 нижних частот и дискретньй интегратор 5, выполнен- ньм в виде преобразовател  6 напр - .женин в частоту следовани  импульсов возрастающую с уменьшением абсолютной величины входного напр жени , реверсивного счетчика 7 и цифроана- логового преобразовател  (ЦАП) 8 и детектора 9 знака.A phase locked loop (PLL) contains phase d €; - tector 1, adder 2, adjustable oscillator 3, low pass filter 4, and discrete integrator 5, made in the form of a voltage converter 6, increasing the pulse frequency with decreasing the absolute value of the input voltage, the reversible counter 7 and the digital-analog converter (D / A) 8 and the detector 9 characters.

Устройство фазовой автоподстройки частоты работает следующим образом. The device phase-locked loop works as follows.

Сигнал с угловой модул цией демо- дулируетс  астатической дискретно- непрерьшной системой ФАПЧ. При этом (Напр жение с выхода фазового детекто ра 1 по пропорциональной ветви управлени  подаетс  на сумматор 2 непосредственно , а по другой - через дискретный интегратор 5. Детектор 9 знака обеспечивает в зависимости отThe signal with angular modulation is demodulated by an astatic discrete-continuous PLL system. At the same time (the voltage from the output of the phase detector 1 is fed to the proportional control branch to the adder 2 directly, and to the other via a discrete integrator 5. The detector 9 of the sign provides, depending on

пол рности сигнала на выходе фазового детектора 1 формирование сигнала единичного уровн  того или иного знака на выходе, и в соответствии с этим происходит изменение кода в рверсивном счетчике 7, который преобразуетс  в ЦАП 8 в аналоговый сигнал , подаваемьй на второй вход сумматора 2.the polarity of the signal at the output of the phase detector 1 generates a signal of a single level of one or another sign at the output, and accordingly, the code changes in a rotary counter 7, which is converted into an analog-to-digital converter 8 into an analog signal fed to the second input of adder 2.

Выходным напр жением сумматора 2 управл етс  частота подстраиваемого генератора 3, который осуществл ет слежение, за мгновенной фазой принимаемого сигнала с угловой модул цией .The output voltage of the adder 2 controls the frequency of the adjustable oscillator 3, which carries out tracking, for the instantaneous phase of the received signal with angular modulation.

.Количество разр дов реверсивного счетчика 7 и соответствующее число ступенчатых состо ний в ЦАП 8 выбираютс  такими, чтобы ошибка .дискретизации была меньше флуктуационной составл ющей. Пороги срабатьшани  детектора 9 знака выбираютс , как правило, малыми по сравнению с нап498The number of bits of the reversible counter 7 and the corresponding number of step states in the DAC 8 are chosen such that the error of the discretization is less than the fluctuation component. The thresholds for the detection of the 9-character detector are, as a rule, chosen to be small compared to 498

р жением ошибки, выдел емой на выходе фазового детектора 1.The error produced by the output of the phase detector 1.

Выходной демодулироваиный сигналOutput demodulated signal

снимаетс  с выхода сумматора 2, а не с выхода фазового детектора 1, так как дискретный интегратор 5 активно участвует в формировании переменной составл ющей демодулированного сиг0 нала. is removed from the output of the adder 2, and not from the output of the phase detector 1, since the discrete integrator 5 is actively involved in the formation of the variable component of the demodulated signal.

Дл  управлени  частотой преобразовател  ё используетс  модуль мгновенного напр жени  сигнала ошибки на выходе фазового детектора 1. ВыB ходной сигнал фазового детектора 1To control the frequency of the converter, an instantaneous voltage error signal module at the output of the phase detector 1 is used. Output signal of the phase detector 1

после фильтрации в фильтре 4 нижних частот, полоса которого значительно шире полосы дискретного интегратора 5, поступает на вход преобразовател after filtering in the filter 4 low frequencies, the band of which is much wider than the band of the discrete integrator 5, is fed to the input of the converter

0 6 и частота минимальна при максимальной величине абсолютного значени  фазовой ошибки, т.е. при максимальном мгновенном значении модулирующей функции входного сигнала. Та5 КИМ образом, инерционность дискрет-, ного интегратора 5 увеличиваетс  на максимальных величинах девиации фазы (частоты) входного модулированного сигнала и зта инерционность0 6 and the frequency is minimum at the maximum value of the absolute value of the phase error, i.e. at the maximum instantaneous value of the modulating function of the input signal. In this way, the inertia of the discrete integrator 5 increases by the maximum values of the phase (frequency) deviation of the input modulated signal and this inertia

0 измен етс  с частотой модулирующего сигнала, принима  минимальное значение при малых отклонени х входной частоты (фазы) от среднего значени  и максимальное значение при больших0 varies with the frequency of the modulating signal, taking the minimum value for small deviations of the input frequency (phase) from the average value and the maximum value for large

с отклонени х входной частоты (фазы).with deviations of the input frequency (phase).

Рассмотрим демодулирование сигналов вида тон (тональна  манипул ци ) клиппированна  и компрессированна  речь, т.е. сигналов с малым динами0 -ческим диапазоном.Consider the demodulation of signals of the form of tone (tonal manipulation) clipped and compressed speech, i.e. signals with a small dynamic range.

Крутизна изменени  мгновенных значений сигнала на максимальных его значени х невелика, а воздействие шума на этих максимальных величинахThe slope of the change in the instantaneous values of the signal at its maximum values is small, and the effect of noise at these maximum values

5 девиации наибольшее.5 deviations are the greatest.

Кроме того, при максимальных отклонени х частоты (фазы) входного сигнала наибольшей величины достигает ,и динамическа  ошибка. ПоэтомуIn addition, with the maximum deviations of the frequency (phase) of the input signal reaches the highest value, and the dynamic error. therefore

0 сужение полосы пропускани  и шумовой полосы на этих участках повьшает помехоустойчивость и устран ет ухудшение помехоустойчивости из-за модул ции . Введение адаптации под абсолют55 ную величину фазовой ошибки улучшает и динамические свойства устройства фазовой автоподстройки частоты, расшир   его быстродействие на малых величинах фазовой ошибки, где модулирующий сиг нал имеет быстрые приращени , н уменьша  быстродействие демодул тора на больших отклонени х мгновенной частоты (фазы), где скорость изменени  модулирующего сигнала невелика.0 A narrowing of the bandwidth and noise band in these areas increases the noise immunity and eliminates the degradation of the noise immunity due to modulation. Introduction of an adaptation to the absolute value of the phase error improves the dynamic properties of a phase locked loop, expanding its speed at small values of the phase error, where the modulating signal has fast increments and decreasing the speed of the demodulator at large deviations of the instantaneous frequency (phase), where the rate of change of the modulating signal is small.

Форму Л а изобретени Form LA inventions

Устройство фазовой автоподстройки частоты, содержащее соединенные в кольцо фазовьй детектор, сумматор и подстраиваемый генератор и включенные последовательно между выходом фазового детектора и другим входом сумматора фильтр нижних частот и дискретньй интегратор, выполненньй в виде последовательно соединенных преобразовател  напр жени  в часто- A phase locked loop device containing a phase detector connected in a ring, an adder and a tunable oscillator and connected in series between the output of the phase detector and another input of the adder a low-pass filter and a discrete integrator, made as a series-connected voltage-frequency converter

ту следовани  импульсов, реверсивного счетчика и цифроаналогового преобразовател , а также детектора знака , выход которого подключен к входу управлени  реверсивного счетчика, причем вход детектора знака подключен к выходу фазового детектора, а вход преобразовател  напр жени  в частоту следовани  импульсов подключен к выходу фильтра нижних частот, отличающеес  тем, что, с целью повышени  помехоустойчивос ги при частотной демодул ции входного напр жени , преобразователь напр - -жени  в частоту следовани  импуль- сов выполнен в виде преобразовател  напр жени  в частоту следовани  импульсов , возрастающую с уменьшением абсолютной величины напр жени .the following pulses, a reversible counter and a digital-analog converter, as well as a sign detector, the output of which is connected to the control input of the reversible counter, the sign detector input is connected to the output of the phase detector, and the input of the voltage-frequency converter is connected to the output of the low-pass filter, characterized in that, in order to improve the noise immunity during frequency demodulation of the input voltage, the voltage converter - to the pulse frequency is made as eobrazovatel voltage in pulse repetition frequency, which increases with decreasing absolute value of the voltage.

Claims (1)

Формула изобретенияClaim Устройство фазовой автоподстройки частоты, содержащее соединенные в кольцо фазовый детектор, сумматор и подстраиваемый генератор и включенные последовательно между .выходом фа-15 зового детектора и другим входом сумматора фильтр нижних частот и дискретный интегратор, выполненный в виде последовательно соединенных преобразователя напряжения в часто- * 20 ту следования импульсов, реверсивного счетчика и цифроаналогового преобразователя, а также детектора знака, выход которого подключен к входу управления реверсивного счетчика, причем вход детектора знака подключен к выходу фазового детектора, а вход преобразователя напряжения в частоту следования импульсов подключен к выходу фильтра нижних частот, отличающееся тем, что, с целью повышения помехоустойчивости при частотной демодуляции входного напряжения, преобразователь напряжения в частоту следования импуль- ’ сов выполнен в виде преобразователя напряжения в частоту следования импульсов, возрастающую с уменьшением · абсолютной величины напряжения.A phase-locked loop device containing a phase detector, an adder and an adjustable oscillator connected in a ring and connected in series between the output of the phase detector 15 and the other input of the adder, a low-pass filter and a discrete integrator made in the form of a series-connected voltage converter in the pulse sequence, the reversing counter and the digital-to-analog converter, as well as the sign detector, the output of which is connected to the control input of the reversing counter, and in the sign detector is connected to the output of the phase detector, and the input of the voltage converter to the pulse repetition rate is connected to the output of the low-pass filter, characterized in that, in order to increase the noise immunity during the frequency demodulation of the input voltage, the voltage to pulse repetition rate converter is made in in the form of a voltage to pulse converter, increasing with decreasing absolute value of voltage.