SU1368961A1 - Pulse number to time interval converter - Google Patents
Pulse number to time interval converter Download PDFInfo
- Publication number
- SU1368961A1 SU1368961A1 SU864106224A SU4106224A SU1368961A1 SU 1368961 A1 SU1368961 A1 SU 1368961A1 SU 864106224 A SU864106224 A SU 864106224A SU 4106224 A SU4106224 A SU 4106224A SU 1368961 A1 SU1368961 A1 SU 1368961A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- pulse
- counter
- pulses
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
11eleven
роpo
О5 00 0 О5O5 00 0 O5
1one
Изобретение относитс к импульсно технике и может быть использовано в системах обработки импульсных сигналов .The invention relates to a pulse technique and can be used in pulse signal processing systems.
Цель изобретени - повышение точности преобразовани .The purpose of the invention is to improve the accuracy of the conversion.
На фиг.1 представлена электрическа функциональна схема преобразовател ; на фиг.2 - временные диаграммы по сн ющие работу преобразовател .Figure 1 shows an electrical functional diagram of a converter; Fig. 2 shows timing diagrams for an explanation of the operation of the converter.
Преобразователь числа импульсов во временной интервал содержит RS- триггер 1, первый 2, второй 3 и треPulse-to-time converter contains RS-trigger 1, first 2, second 3, and three
тий Д счетчики импульсов, первый 5 и счетчика 2 .и, следовательно, если лоБторой 6 элементы адержки, элемент ИЛИ 7, генератор 8 опорных импульсов, первый 9 и второй 10 элементы И,элемент 11 сравнени кодов, входную шину 12, выходную шину 13, соединенную с пр мым выходом RS-триггера 1, S- вход которого соединен с входной шиной 12 и С-входом счетчика А импульсов , инверсный выход - с R-входами счетчиков 3 и 4 импульсов и первым входом элемента ИЛИ 7, а R-вход- с выходом элемента И 10, первый вход которого соединен с вторым входом элемента ИЛИ 7, выходом элемента 5 задержки и С-входом счетчика 3 импульсов , а второй вход - с выходом элемента 6 задержки, вход которого соединен с выходом элемента 11 сравнени кодов, две группы входов которого соединены с соответствующими группами выходов счетчиков 3 и 4 импульсов , выход генератора 8 тактовых импульсов соединен с С-входом счетчика 2 импульсов, R-вход которого соединен с выходом элемента ИЛИ 7, а выходы - с соответствующими входами элемента И 9, выход которого соединен с входом элемента 5 задержки.tiy D pulse counters, the first 5 and counter 2 .and, therefore, if the loD the 6 support elements, the element OR 7, the generator 8 reference pulses, the first 9 and the second 10 elements And, the element 11 comparison codes, input bus 12, output bus 13 connected to the direct output of the RS flip-flop 1, the S- input of which is connected to the input bus 12 and the C input of the pulse counter A, the inverse output to the R inputs of the counters 3 and 4 of the pulses and the first input of the element OR 7, and R- input - with the output of the element And 10, the first input of which is connected to the second input of the element OR 7, the output of the element 5 The supports and the C-input of the pulse counter 3, and the second input - with the output of the delay element 6, the input of which is connected to the output of the code comparison element 11, two groups of inputs of which are connected to the corresponding output groups of the counters of 3 and 4 pulses, the output of the 8 clock pulse generator with the C-input of the counter 2 pulses, the R-input of which is connected to the output of the element OR 7, and the outputs - with the corresponding inputs of the element And 9, the output of which is connected to the input of the element 5 of the delay.
Преобразователь работает следующим образом.The Converter operates as follows.
В исходном состо нии RS-триггер 1 обнулен, сигнал с его инверсного выхода обнул ет счетчики 3 и 4 импульсов и через элемент ИЛИ 7 - счетчик 8 импульсов. Передний фронт первого входного импульса (фиг.2а) устанавливает RS-TDHrrep 1 в единичное состо ние (фиг.2б), и отсутствие сигиа- ла на инверсном выходе RS-триггера 1 (фиг.2в) разрешает работу счетчиков 2-4 импульсов. Счетчик 4 импульсов считает число входных импульсов (фиг.2г ид) за исключением первого, так как передний фронт первого вход20In the initial state, the RS flip-flop 1 is reset, the signal from its inverse output zeroes the counters 3 and 4 pulses, and through the OR 7 element the counter 8 pulses. The leading edge of the first input pulse (Fig. 2a) sets the RS-TDHrrep 1 to one (Fig. 2b), and the absence of a signal on the inverse output of the RS flip-flop 1 (Fig. 2b) allows the counters 2-4 pulses to work. The counter 4 pulses counts the number of input pulses (FIG. 2d id) with the exception of the first, since the leading edge of the first input 20
гический элемент И 9 срабатывает при положении N счетчика 2, то крутизна преобразовател равна NT , где Т - период импульсов опорного генератора. Счетчик 3 считает число циклов работы счетчика 2 (фиг.2ж-и). При совпадении содержимого счетчиков 3 и 4 на выходе элемента 11 сравнени кодов по вл етс сигнал высокого уровн ,If the E 9 element is triggered at the position N of counter 2, the converter slope is equal to NT, where T is the period of the pulses of the reference generator. Counter 3 counts the number of cycles of operation of counter 2 (fig.2zh-i). When the contents of the counters 3 and 4 coincide, a high level signal appears at the output of the code comparison element 11,
25 который через элемент 6 задержки поступает на первый вход элемента И 10 (фиг.2к). Очередной импульс с выхода элемента 5 задержки проходит на выход элемента И 10 (фиг.2л) и сбрасывает25 which, through the delay element 6, enters the first input of the AND element 10 (FIG. 2k). The next pulse from the output of the element 5 delay passes to the output of the element And 10 (Fig.2l) and resets
30 R -тpиггep 1 . На этом формирование временного интервала заканчиваетс и схема возвращаетс в исходное состо ние .30 R-Trigger 1. At this time, the formation of the time interval is completed and the circuit returns to the initial state.
Разр дность счетчиков 3 и 4 определ етс максимальным числом преобразуемых входных импульсов. Длительность выходного импульса преобразовател i n.NT, где п - число входных импульсов.The counters 3 and 4 are determined by the maximum number of convertible input pulses. The duration of the output pulse converter i n.NT, where n is the number of input pulses.
3535
4040
4545
5050
5555
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864106224A SU1368961A1 (en) | 1986-05-20 | 1986-05-20 | Pulse number to time interval converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864106224A SU1368961A1 (en) | 1986-05-20 | 1986-05-20 | Pulse number to time interval converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1368961A1 true SU1368961A1 (en) | 1988-01-23 |
Family
ID=21252311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864106224A SU1368961A1 (en) | 1986-05-20 | 1986-05-20 | Pulse number to time interval converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1368961A1 (en) |
-
1986
- 1986-05-20 SU SU864106224A patent/SU1368961A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1368961A1 (en) | Pulse number to time interval converter | |
SU1188884A1 (en) | Pulse repetition frequency divider | |
SU1385283A1 (en) | Pulse sequence selector | |
SU1633489A1 (en) | Counter with arbitrary odd scale | |
SU1538239A1 (en) | Pulse repetition frequency multiplier | |
SU1667268A1 (en) | Device for preliminary synchronization | |
SU1487179A1 (en) | Device for counting pulses | |
SU799120A1 (en) | Pulse shaping and delaying device | |
SU1177793A1 (en) | Digital meter of time intervals | |
SU1084980A1 (en) | Device for converting pulse train to rectangular pulse | |
SU1187275A1 (en) | Digital-to-pulse width signal converter | |
SU1621154A1 (en) | Clocking device | |
SU1522411A1 (en) | Binary-to-binary-decimal code converter | |
SU1571753A1 (en) | Pulse repetition period-voltage converter | |
SU1580290A1 (en) | Measuring instrument for primary conversion | |
SU790099A1 (en) | Digital pulse repetition frequency multiplier | |
SU1283951A1 (en) | Pulse generator | |
SU1529429A1 (en) | Device for protection of contacts from rattling | |
SU1709310A1 (en) | Frequency multiplier | |
SU1383497A1 (en) | Pulse repetition frequency divider with fractional division ratio | |
SU513507A1 (en) | Frequency divider with any integer division factor | |
SU1260976A1 (en) | Versions of device for calculating ratio of time intervals | |
SU1487180A1 (en) | Pulse repetition rate divider with fractional division factor | |
JPS57175260A (en) | Detector of revolving direction | |
SU1287194A1 (en) | Device for delaying pulse-width modulated signal |