SU1356223A1 - Analog-to-digital converter with non-linearity correction - Google Patents

Abstract

Изобретение относитс  к измерительной и вычислительной технике и может быть использовано в  дерной электронике, например, дл  измерени  статистических распределений входных импульсов по амплитуде (времени ) . Цель изобретени  - повышение точности преобразовани . Устройство содержит преобразователь 1 напр жение-код , входную шину 2, выходную шину 3, блок 4 оперативной пам ти. блок 5 посто нной пам ти, реверсивный счетчик 6, сумматор 7, элемент И 8, элемент ЗАПРЕТ 9, формирователи 10, 11 импульсов,RS-триггер 12, элемент 13 задержки и шину 14 Готовность. В блоке 5 посто нной пам ти хранитс  информаци , полученна  по результа- там калибровки конкретного преобразовател  2 напр жение-код, используемого в данном АЦП, и учитывающа  неравномерность квантовани  -из-за дифференциальной и интегральной нелинейности . Эту информацию рассчитывают на основе предварительно измеренного с большой статической точностью преобразователем 2 равномерно распределенного спектра амплитуд входных сигналов . В процессе работы данного АЦП коррекци  выходного кода преобразовател  2 осуществл етс  .по мере накоплени  заданного дл  него уровн  ошибки и чем больше значение записанного в блоке 5 кода, тем чаще будет корректироватьс  выходной код АЦП. 1 ил. S (/; с 00 от 05 ю ю со ./«The invention relates to measuring and computing techniques and can be used in nuclear electronics, for example, to measure the statistical distributions of input pulses in amplitude (time). The purpose of the invention is to improve the accuracy of the conversion. The device comprises a voltage-code converter 1, an input bus 2, an output bus 3, a random-access memory unit 4. constant memory unit 5, reversible counter 6, adder 7, element 8 and element BAN 9, drivers 10, 11 pulses, RS trigger 12, delay element 13 and bus 14 Ready. In block 5, the permanent memory stores information obtained from the calibration results of a specific voltage-code converter 2 used in this ADC, taking into account the non-uniformity of quantization due to differential and integral nonlinearity. This information is calculated on the basis of a uniformly distributed spectrum of amplitudes of the input signals previously measured with high static accuracy by the converter 2. In the course of operation of this ADC, the output code of converter 2 is corrected. As the error level specified for it is accumulated and the larger the value recorded in block 5 of the code, the more often the output code of the ADC will be corrected. 1 il. S (/; s 00 of 05 th ju. So ./ "

Description

Изобретение относитс  к измерительной и в.ычислительной технике и мсЛкет быть использовано в  дерной электронике, например, дл  измерени  статистических распределений входных импульсов по амплитуде (времени).The invention relates to measurement and c. Computing techniques and msLetts to be used in nuclear electronics, for example, to measure the statistical distributions of input pulses in amplitude (time).

Цель изобретени  - повьпиение точности преобразовани .The purpose of the invention is to demonstrate the accuracy of the conversion.

На чертеже представлена функциональна  схема устройства.The drawing shows the functional diagram of the device.

Устройство содержит преобразователь 1 напр жение - код, входную шину 2, выходную шину 3, блок 4 опе- ратйвной пам ти, блок 5 посто нной пам ти, реверсивный счетчик jS, сумматор 7, элемент И 8, элемент Запрет 9,The device contains a voltage converter 1 — code, input bus 2, output bus 3, block 4 of operative memory, block 5 of permanent memory, reversible counter jS, adder 7, element 8, element Ban 9,

формирователи 10 и 11 импульсов, RS- триггер 12, элемент 13 задержки и шину 14 Готовность.drivers of 10 and 11 pulses, RS trigger 12, delay element 13 and bus 14 Ready.

Устройство работает следующим образом .The device works as follows.

В блоке 5 записана информаци , полученна  по результатам калибровки конкретного преобразовател  1 напр жение , используемого в данном АЦП, и учитываюш;а  неравномерность шага квантовани  из-за дифференциальной и интегральной нелинейности. Эту информацию рассчитывают на основе предварительно измеренного с большой статистической точностью преобразователем 1 равномерно распределенного спектра амплитуды входных сигналов. В режиме измерени  код с выхода преобразовател  1 поступает одновременно на адресные входы блоков 4 и 5 пам ти и на информационные входы счетчика 6. По сигналу готовности с выхода преобразовател  1 производитс  запись кода в счетчик и устанавли ваетс  в единицу триггер 12, в результате -чего на входы сумматора 7 поступает информаци  с выходов обоих блоков пам ти.In block 5, the information obtained from the calibration results of a specific voltage converter 1 used in this ADC is taken into account and taken into account, and the non-uniformity of the quantization step due to differential and integral nonlinearity. This information is calculated on the basis of a uniformly distributed spectrum of the amplitude of the input signals previously measured with a high statistical accuracy by the converter 1. In the measurement mode, the code from the output of converter 1 is fed simultaneously to the address inputs of memory blocks 4 and 5 and to the information inputs of counter 6. The readiness signal from the output of converter 1 records the code in the counter and sets up a trigger 12, resulting in The inputs of the adder 7 receive information from the outputs of both memory blocks.

Так как блок 4 сначала обнулен, переполнение сумматора не произойдет, элементы 8 и 9 останутс  закрытыми, следовательно, код в счетчике 6 не изменитс .Since block 4 is initially zeroed out, the adder will not overflow, elements 8 and 9 will remain closed, therefore, the code in counter 6 will not change.

Черей врем , определ емое элементом 13 задержки,- на шине 14 устройства по вл етс  сигнал, свидетельствующий о достоверности кода на шинеAn alternation of the time determined by the delay element 13 — a signal appears on the device bus 14 indicating the reliability of the code on the bus

3, а формирователем 11 вырабатывает- 55 Разр да блока посто нной пам ти, а3, and the shaper 11 generates a 55 bit of the memory block, and

с  импульс, по переднему фронту которого информаци  с выходов сумматора 7 запишетс  в блок 4 пам ти по адресу , определ емому кодом с выходовa pulse, on the leading edge of which the information from the outputs of the adder 7 is recorded in memory block 4 at the address determined by the code from the outputs

преобразовател  1, а по заднему фронту импульса триггер 12 устанавливаетс  в ноль. На этом цикл обработки одного кода заканчиваетс . С формированием следующего кода на выходе преобразовател  1 описанный вьше процесс повтор етс  и так до тех пор, пока не произойдет переполнение сумматора , после чего в зависимости от знака кода, информаци  о котором хра- нитс  в младшем разр де каждой  чейки блока 5, код в счетчике 6 скоррек- тируетс  на +1 или -1. Информаци converter 1, and on the falling edge of the pulse trigger 12 is set to zero. At this point, the processing of a single code ends. With the formation of the next code at the output of converter 1, the above process is repeated until the overflow of the adder occurs, then, depending on the code sign, the information about which is stored in the low order of each cell of the block 5, the code is counter 6 is corrected to +1 or -1. Information

из сумматора 7 вновь запишетс  в блок 4 пам ти. Таким образом, коррекци  каждого кода осуществл етс  по мере накоплени  заданного дл  него уровн  ошибки и чем больше значение кода, записанного в блоке 5 по тому или иному адресу, тем чаще будет корректироватьс  код в счетчике 6.from adder 7 is written back to memory block 4. Thus, the correction of each code is carried out as the error level specified for it is accumulated, and the larger the code value recorded in block 5 at one or another address, the more often the code in counter 6 will be corrected.

Claims (1)

Формула изобретени Invention Formula Аналого-цифровой преобразователь коррекцией нелинейности, содержащий реобразователь напр жение - код,An analog-to-digital converter with nonlinearity correction containing a voltage converter - a code, ыход:,ы которого соединены с, соответствующими адресными входами блока посто нной пам ти, отличаюийс  тем, что, с целые повьщгени  точности, в него введены блокoutput: which are connected to the corresponding address inputs of the block of the permanent memory, distinguished by the fact that, with integer increases of accuracy, the block is entered into it оперативной пам ти, реверсивный счетчик , сумматор, RS-триггер, два формировател  импульсов, элемент И, элемент ЗАПРЕТ и элемент задержки, причем адресные входы блока оперативнойRAM, reversible counter, adder, RS-flip-flop, two pulse shapers, the element AND, the BAN element and the delay element, and the address inputs of the operational block пам ти объединены с соответствующими информационными входами реверсивного счетчика и соединены соответственно с выходами преобразовател  напр жение - код, информационные входы соединеныthe memories are combined with the corresponding information inputs of the reversible counter and connected respectively to the outputs of the voltage converter - the code, the information inputs are connected с соответствующими выходами сумматора , первые и вторые входы которого соединены с соответствующими выходами блока оперативной пам ти и блока посто нной пам ти соответственно,with the corresponding outputs of the adder, the first and second inputs of which are connected to the corresponding outputs of the main memory unit and the fixed memory unit, respectively, а выход переполнени  соединен с первым входом элемента И и пр мым входом элемента ЗАПРЕТ, инверсный вход которого объединен с вторым входом элемента И и соединен с выходом младшегоand the overflow output is connected to the first input of the AND element and the direct input of the BANGE element, the inverse input of which is combined with the second input of the AND element and connected to the output of the lower выход соединен с вычитающим входом ; реверсивного счетчика, суммирующий вход которого соединен с выходом элемента И, выходы  вл ютс  выходной ши313562234the output is connected to the subtractive input; reversible counter, the summing input of which is connected to the output of the element And, the outputs are the output of 31562234 ной, а установочный вход соединен сединен с входом записи блока опера- выходом первого формировател  импуль-тинной пам ти и с инверсным R-входом сов, выход готовности преобразовател RS-триггера, выход которого соединен напр жение-код.соединен с входом пер-с входами считывани  блоков оператив- в ого формировател  импульсов, сной и посто нной пам ти, выход эле- S-входом RS-триггера и через элементмента задержки  вл етс  шиной Готов- задержки - с входом второго формиро-ность, преобразовател  напр - ател  импульсов, выход которого со-жение-код  вл етс  входной шиной.and the installation input is connected to the recording input of the block by the operation of the output of the first pulse memory generator and the inverse R input, the readiness output of the RS flip-flop converter, the output of which is connected to the voltage-code. the read inputs of the blocks of the operative pulse generator, the clear and permanent memory, the output of the S-input of the RS flip-flop and, through the delay element, is a Ready-delay bus — with the input of the second forma- tion, the pulse converter, the output of which is a co-code in is supplied by the input bus.