SU1343541A1

SU1343541A1 - Цифровой трехфазный генератор

Info

Publication number: SU1343541A1
Application number: SU864064070A
Authority: SU
Inventors: Владимир Михайлович Ванько; Ольга Михайловна Доронина; Геннадий Николаевич Лавров
Original assignee: Львовский политехнический институт им.Ленинского комсомола
Priority date: 1986-04-28
Filing date: 1986-04-28
Publication date: 1987-10-07

Description

Изобретение относитс к радиотехнике и св зи, измерительной технике и может быть использовано при испытани х и исследовани х различньгх систем , а также дл калибровки и наладки измерительных приборов и стендов

Цель изобретени - уменьшение нелинейных искажений выходных сигналов

На чертеже представлена структурна электрическа схема цифрового трехфазного генератора.

Цифровой трехфазный генератор содержит опорный генератор 1, делитель 2 частоты, первый счетчик 3„ блок 4 посто нного запоминани , блок 5 установки кода фаз, второй счетчик 6, цифроаналоговьш преобразователь 7, третий счетчик 8, первый мультиплексор 9, блок 10 выборки-хранени , дешифратор 11, блок 12 установки кода амплитуд, делитель 13 кодов , блок 14 формировани сдвигов фаз, второй мультиплексор 15.

Цифровой трехфазный генератор работает следующим образом.Последовательность тактовых импульсов с выхода опорного генератора 1 через делитель 2 частоты поступает на первый счетчик 3, коэффициент пересчета которого равен шести. Импульсы с третьего разр дного выхода первого счетчика 3 поступают на счетные входы второго 6 и третьего 8 счетчиков, каждый раз измен их состо ние на единицу. С5п 1марньй коэффициент пересчета счетчиков 6 и 8 равен числу уровней дискретизации выходного синусоидального сигнала за период.

На выходах первого мультиплексора 9 в первые три такта устанавливаютс значени кода с разр дных выходов счетчика 8, а в последующие три такта - значени кодов с разр дных выходов счетчика 6.. Эти значени кодов устанавливаютс соответственно в первом и четвертом тактах на выходах второго мультиплексора IS, работой которого управл ют первый и второй разр дные выходы счетчика 3.

Во втором, п том, третьем и шестом тактах значение кода на выходах второго мультиплексора 15 определ ет блок 14 формировани , в результате чего на. выходах второго мультиплексора 15 имеют место коды адресов фаз, поступающие на вход блока 4 посто нногч .) запоминани , и коды знаков, поступающие на вход цифроаналогового преобразовател 7.

Коды с выходов блока 4 посто нного запоминани поступают на информационные входы делител 13 кодов, управл емого блоком 12 установки кода амплитуд. Установка необходимой амплитуды выходных сигналов производитс посредством управлени бло- ком 12 установки и дешифратором 11, в результате чего полученные на выходах делител 13 кодов значени прёобразуютс при помощи цифроаналого- вого преобразовател 7 и блока 10 выборки-хранени в напр жени выходного сигнала.

Claims

Формула изобретени

Цифровой трехфазный генератор, содержащий последовательно соединенные опорный генератор, делитель частоты,

первый счетчик, первый, второй и третий разр дные выходы которого соединены с соответствующими входами де- щифратора, последовательно соединенные блок установки кода амплитуд,

вход которого соединен с выходом де- |щифратора, делитель кодов, цифроана- логовый преобразователь и блок выборки-хранени , последовательно соединенные блок установки кода фаз, второй счетчик и первый мультиплексор, .а также третий счетчик, выход старшего разр да которого соединен с входом установки начального состо ни второго счетчика, а выходы других

разр дов - с соответствующими входами первого мультиплексора, блок посто нного запоминани , выход которого соединен с информационным входом делител кодов, при этом третий разр дный выход первого счетчика соединен со счетными входами второго и третьего счетчиков и управл ющим входом первого мультиплексора, выход дешифратора соединен с управл ющим входом блока выборки-хранени , отличающийс тем, что, с целью уменьшени нелинейных искажений выходных сигналов, введены последовательно соединенные блок формировани

сдвигов фаз и второй мультиплексор, первый выход которого соединен со знаковым входом цифроаналогового преобразовател , а второй выход - с адресным входом блока посто нного за313А35А14

поминани , разр дный вход блока фор-ра соединены соответственно с первым

мировани сдвигов фаз и второй инфор-и вторым разр дными выходами первого

мационный вход второго мультиплексорасчетчика, причем управл ющий вход

соединены с разр дным выходом перво-блока формировани сдвигов фаз соедиго мультиплексора, а первый и второй 5 вторым разр дным выходом первоадресные входы второго мультиплексо-го счетчика.