SU1339899A1 - Decoder checking device - Google Patents

Decoder checking device Download PDF

Info

Publication number
SU1339899A1
SU1339899A1 SU864009576A SU4009576A SU1339899A1 SU 1339899 A1 SU1339899 A1 SU 1339899A1 SU 864009576 A SU864009576 A SU 864009576A SU 4009576 A SU4009576 A SU 4009576A SU 1339899 A1 SU1339899 A1 SU 1339899A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
inputs
output
group
input
Prior art date
Application number
SU864009576A
Other languages
Russian (ru)
Inventor
Владимир Иванович Палажченко
Валерий Петрович Носырев
Original Assignee
Предприятие П/Я М-5156
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5156 filed Critical Предприятие П/Я М-5156
Priority to SU864009576A priority Critical patent/SU1339899A1/en
Application granted granted Critical
Publication of SU1339899A1 publication Critical patent/SU1339899A1/en

Links

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в аппаратуре диагностики .и контрол . Цель изобретени  - упрощение устройства. Устройство, имеющее информационные входы 1-11, содержит пороговый элемент 13, элемент НЕ 18, группы элементов И 20, 21, элементы ИЛИ 22-24, триггеры 25, 26 и элементы И 27, 28. Введение элемента НЕ 19 и элементов 14-17 задержки с соответствующими соединени ми обеспечивает более простое вьшолнение устройства. 3 ил., 1 табл. (Л оо СО- СО 00 (Г со Фиг/The invention relates to computing and can be used in diagnostic equipment. The purpose of the invention is to simplify the device. A device having information inputs 1-11 contains a threshold element 13, an element NOT 18, a group of elements AND 20, 21, elements OR 22-24, triggers 25, 26 and elements AND 27, 28. The introduction of element NO 19 and elements 14- 17, the delay with corresponding connections provides a simpler implementation of the device. 3 ill., 1 tab. (L oo CO-CO 00 (G with Fig /

Description

Изобретение относитс  к вычислительной технике и может быть использовано в аппаратуре диагностики и контрол „The invention relates to computing and can be used in diagnostic equipment and control equipment.

Цель изобретени  - упрощение уст- ройства.The purpose of the invention is to simplify the device.

На фиг.1 приведена функциональна  схема устройства; на фиг.2 и 3 - временные диаграммы его работы. Figure 1 shows the functional diagram of the device; 2 and 3 are timing charts of its operation.

Устройство дл  контрол  дешифраторов содержит первые информационные входы 1-8, второй, третий и четвертый информационные входы 9-11, дешифратор 12, пороговый элемент 13, с пер- вого по четвертьй элементы 14-17 задержки , первый и второй элементы НЕ 18 и 19, первую группу элементов И 20, вторую группу элементов И 21, первьй, второй и третий элементы ИЛИ 22-24, первьй и второй триггеры 25 и 26, первьй и второй элементы И 27 и 28 и выход 29 устройства.The device for controlling the decoders contains the first information inputs 1-8, the second, third and fourth information inputs 9-11, the decoder 12, the threshold element 13, the first to the fourth delay elements 14-17, the first and second elements 18 and 19 , the first group of elements And 20, the second group of elements And 21, the first, second and third elements OR 22-24, the first and second triggers 25 and 26, the first and second elements And 27 and 28 and the output 29 of the device.

На временных диаграммах (фиг.2 и 3) обозначены сигналы: а, 5- на вы- ходах второго и первого элементов ИЛИ 23 и 22; 8 - на втором информационном входе 9, г - на выходах первого и второго элементов 14 и 15 задержки е, ж - на выходах второго и первого триггеров 26 и 25; на выходе 29 устройства.The time diagrams (Figures 2 and 3) indicate the signals: a, 5, at the outputs of the second and first elements, OR 23 and 22; 8 - at the second information input 9, d - at the outputs of the first and second elements 14 and 15 of the delay e, w - at the outputs of the second and first triggers 26 and 25; output 29 of the device.

Работа устройства по сн етс  таблицей .The operation of the device is explained in the table.

Устройство дл  контрол  дешифраJTOpoB работает следующим образом, .The device for controlling the JTOpoB decrypt works as follows,.

В исходном состо нии триггеры 25 и 26 устанавливаютс  в нулевое состо ние (низкий потенциал на пр мом выходе). Кодовые комбинации на вход дешифратора 12 подаютс  с произвольной частотой (период Т). Последовательность кодовых комбинаций выбираетс  так, что на выходах дешифратора 12 по вл ютс  сигналы в заранее заданной последовательности (например, в пор дке возрастани  с первого по восьмой).In the initial state, the triggers 25 and 26 are set to the zero state (low potential at the forward output). Code combinations are input to the decoder 12 at an arbitrary frequency (period T). The sequence of code combinations is chosen so that the outputs of the decoder 12 appear signals in a predetermined sequence (for example, in order of increasing from first to eighth).

Врем  задержки сигнала каждым эле- ментом 16 и 17-равно t/2 (где С - длительность входного сигнала). Врем  задержки элемента 15 равно периоду Т смены кодовой комбинации на входе дешифратора . Врем  задержки элемента 14 равно Т/2.The time delay of the signal by each element is 16 and 17 is equal to t / 2 (where C is the duration of the input signal). The delay time of the element 15 is equal to the period T of the change of the code combination at the input of the decoder. The delay time of element 14 is T / 2.

При подаче на входы дешифратора 12 первой входной комбинации сигнал с входа 9 устанавливает триггеры 25 иWhen applying to the inputs of the decoder 12 of the first input combination, the signal from input 9 sets the triggers 25 and

26 в единичное состо ние и одновре- менно задерживаетс  на врем  Т/2 элементом 14 задержки. Первой входной комбинации (комбинаци  001 на входах дешифратора 12) соответствует комбинаци  10000000 на выходах контролируемого дешифратора 12. На входе 1 вьщел етс  информационный сигнал, который поступает на первый вход четвертого элемента И 21 второй группы, на втором и третьем входе которого имеетс  сигнал логической 1 с выходов элементов НЕ 18 и 19. Пройд  через четвертый элемент и 21 второй группы, информационный сигнал по вл етс  на выходе элемента ИЛИ 23 и задним фронтом возвращает триггер 26 в исходное состо ние.26 into one state and simultaneously delayed by a delay time T / 2 by delay element 14. The first input combination (combination 001 at the inputs of the decoder 12) corresponds to a combination of 10,000,000 at the outputs of the monitored decoder 12. Input 1 shows an information signal that goes to the first input of the fourth element And 21 of the second group, at the second and third input of which there is a logical 1 signal from the outputs of the HE elements 18 and 19. Passing through the fourth element and 21 of the second group, an information signal appears at the output of the OR element 23 and the falling edge returns the trigger 26 to the initial state.

Через врем  Т/2 на выходе элементаThrough time T / 2 at the output of the element

14задержки по вл етс  сигнал логической 1, которьш опрашивает пр мой выход триггера 26 на элементе И 28. Кроме того, этот же сигнал логической 1 поступает на вход элемента 15 задержки и задерживаетс  им на врем  Т.14 delay appears a logical signal 1, which interrogates the direct output of the trigger 26 on the element And 28. In addition, the same signal of logical 1 enters the input of the delay element 15 and is delayed by it for time T.

Через врем , равное периоду Т смены кодовых комбинаций, на входы дешифратора 12 поступает втора  кодова  комбинаци . Сигнал с входа 10 поступает на элемент 16 задержки и задерживаетс  им на врем  t/2. Второй входной комбинации (комбинаци  010 на входах дешифратора 12) соответствует комбинаци  01000000 на выходах контролируемого дешифратора 12. На входе 2 устройства выдел етс  информационный сигнал, который поступает на первый вход первого элемента И 20 первой группы, на втором и третьем входе которого имеетс  сигнал логической 1 с выхода элемента 16 задержки и элемента НЕ 19. Пройд  через первьй элемент И 20 первой группы, ин- формационньй сигнал по вл етс  на выходе элемента ИЛИ 22 и задним фронтом возвращает триггер 25 в исходное состо ние.After a time equal to the period T of the change of code combinations, the second code combination enters the inputs of the decoder 12. The signal from input 10 arrives at delay element 16 and is delayed by it for time t / 2. The second input combination (the combination 010 at the inputs of the decoder 12) corresponds to the combination 01000000 at the outputs of the monitored decoder 12. At the input 2 of the device, an information signal is extracted that goes to the first input of the first element AND 20 of the first group, the second and third inputs have a logical signal 1 from the output of the delay element 16 and the NOT element 19. Passing through the first element AND 20 of the first group, an information signal appears at the output of the element OR 22 and the falling edge returns the trigger 25 to its initial state.

Через врем  Т/2 по вл етс  сигнал логической 1 на выходе элементаAfter a time T / 2, a logical 1 signal appears at the output of the element

15задержки, которьй опрашивает пр мой выход триггера 25 на элементе15 delays that interrogate the direct output of trigger 25 on the element

И 27 „And 27 „

Если дешифратор 12 исправен, т.е. сигнал На выходе дешифратора 12 соответствует входной кодовой комбинации, то в дальнейшем -устройство дл  контрол  дешифратора 12 работает аналогично описанному.If the decoder 12 is healthy, i.e. the signal at the output of the decoder 12 corresponds to the input code combination, then the device for controlling the decoder 12 works in the same way as described.

При возникновении различных видов неисправностей в контролируемом дешифраторе 12 (например, когда при наличии входной кодовой комбинации не возбуждаетс  ни одна выходна  шина или когда возбуждаетс  нетребуема  шина, т.е. случай несоответстви  выходного сигнала входной кодовой комбинации ) сигналы на выходах элементов И 20 первой группы и элементов И 21 второй группы не совпадают, поэтому триггеры 25 и 26 не возвращаютс  в исходное состо ние. Б этом случае на входах элемента И 28 совпадает сигнал с выхода триггера 26 с сиг налом, которьш по вл етс  на выходе элемента .14 задержки с периодом 2Т, или на входах элемента И 27 сов- падает сигнал с выхода триггера 25 с сигналом, который по вл етс  на выхо де элемента 15 задержки с периодом 2Т. На выходе элемента И 28 или на выходе элемента И 27 по вл етс  сигнал , который, пройд  через элемент ИЛИ 24, сигнализирует о себе в ра- боте дешифратора 12.When various types of malfunctions occur in the controlled decoder 12 (for example, when there is no output bus in the presence of an input code combination or when an unnecessary bus is triggered, i.e., the output signal of the input code combination does not match) the signals at the outputs of the And 20 elements of the first group and the AND 21 elements of the second group do not match, therefore the triggers 25 and 26 do not return to the initial state. In this case, at the inputs of element 28, the signal from the output of trigger 26 coincides with the signal that appears at the output of element .14 of the delay with a 2T period, or at the inputs of element 27, the signal from the output of trigger 25 coincides with the signal Appears at the output of delay element 15 with a period of 2T. At the output of the element AND 28 or at the output of the element AND 27, a signal appears which, having passed through the element OR 24, signals itself in the operation of the decoder 12.

В случае, когда на выходе дешифратора 12 вместе с требуемой шиной возбуждаетс  нетребуема , на выходе порогового элемента 13, настроенного на порог срабатывани , превьшгающий номинальное значение выходного потенциала , по вл етс  сигнал сбо , который проходит через элемент ИЛИ 24 на выход 29 устройства. In the case when, at the output of the decoder 12, the required bus is excited by an unnecessary, at the output of the threshold element 13, which is set to the threshold, exceeding the nominal value of the output potential, a fault signal appears that passes through the element OR 24 to the output 29 of the device.

Таким образом, предлагаемое устройство дл  контрол  дешифраторов вы вл ет все виды отказов и сбоев в контролируемом дешифраторе и имеет более простое вьшолнение, чем извест ное,Thus, the proposed device for controlling the decoders reveals all types of failures and failures in the controlled decoder and has a simpler implementation than the known

Claims (1)

Формула изобретени Invention Formula Устройство дл  контрол  дешифра- торов, содержащее первую и вторую группы элементов И, выходы элементов И первой группы соединены с входами первого элемента ИЛИ, второй элемент ИЛИ, первьй элемент НЕ, элементы И, триггеры и пороговый элемент, выходA device for controlling decoders containing the first and second groups of elements AND, the outputs of elements AND of the first group are connected to the inputs of the first element OR, the second element OR, the first element NOT, the elements AND, triggers and the threshold element, output которого соединен с первым входом третьего элемента ИЛИ, входы порогового элемента  вл ютс  первыми информационными входами устройства, отличающеес  тем, что, с целью упрощени  устройства, в него введены второй элемент НЕ и элементы задержки , вход первого элемента задержки и S-входы первого и второго триггеров объединены и  вл ютс  вторым информационным входом устройства, выход первого элемента задержки через второй элемент задержки и непосредственно подключен к первым входам соответственно первого и второго элементов И, первые входы элементов И первой и второй групп подключены соответственно к четным и нечетным первым информационным входам устройства, выходы элементов И второй группы соединены с входами второго элемента ИЛИ, входы третьего и четвертого элементов задержки  вл ютс  соответственно третьи1-5 и четвертым информационными входами устройства, выход третьего элемента задержки подключен к входу первого элемента НЕ и вторым входам второго и четвертого элементов И первой и первого и третьего элементов И второй группы, выход первого элемента НЕ подключен к вт орьм входам первого и третьего элементов И первой группы и второго и четвертого элементов И второй группы, выход четвертого элемента задержки подключен к входу второго элемен а НЕ и третьим входам второго и третьего элементов И первой группы и первого и второго элементов И второй группы, выход второго элемента НЕ подключен к третьим входам первого и четвертого элементов И первой группы и третьего и четвертого элементов И второй группы, выходы первого и второго элементов ИЛИ соединены с R-входами одноименных триггеров, пр мые выходы которых подключены к вторым входам одноименных элементов И выходы которых соединены с вторым и третьим входами третьего элемента ИЛИ, выход которого  вл етс  выходом устройства.which is connected to the first input of the third element OR, the inputs of the threshold element are the first information inputs of the device, characterized in that, in order to simplify the device, the second element NOT and the delay elements, the input of the first delay element and the S inputs of the first and second the triggers are combined and are the second information input of the device, the output of the first delay element through the second delay element and directly connected to the first inputs of the first and second elements respectively, the first The strokes of the AND elements of the first and second groups are connected respectively to the even and odd first information inputs of the device, the outputs of the AND elements of the second group are connected to the inputs of the second OR element, the inputs of the third and fourth delay elements are respectively the third 1-5 and fourth information inputs of the device, the third output the delay element is connected to the input of the first element is NOT and the second inputs of the second and fourth elements are And the first and first and third elements And the second group, the output of the first element is NOT yuchen to the input of the first and third elements of the first group and the second and fourth elements of the second group, the output of the fourth delay element is connected to the input of the second element NOT and the third inputs of the second and third elements of the first group and the first and second elements of the second group , the output of the second element is NOT connected to the third inputs of the first and fourth elements of AND of the first group and the third and fourth elements of the second group, the outputs of the first and second elements of OR are connected to the R-inputs of the same trigger, direct you the moves of which are connected to the second inputs of like elements and the outputs of which are connected to the second and third inputs of the third OR element, the output of which is the output of the device. Сигналы на информационныхSignals for information входахentrances 9 10 I 11 9 10 I 11 1one ОABOUT 1one ОABOUT 1one ОABOUT 1 о1 o о 1 1about 1 1 о о 1 1 оabout about 1 1 about оabout оabout оabout 1one 1one 1one оabout Сигналы на вькодак элементов 27 28 J 24Signals on vkodak elements 27 28 J 24 1one оabout 1one оabout 1one оabout 1one оabout о о о о о о о оoh oh oh oh oh oh о о о о о о о оoh oh oh oh oh oh о о о о о о о оoh oh oh oh oh oh CJ vc «i CJ vc "i Редактор О.Юрковецка Editor O. Yurkovetska Заказ 4351/56Тираж 901ПодписноеOrder 4351/56 Circulation 901 Subscription ВНИИПИ Государственного комитета СССРVNIIPI USSR State Committee по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5 Производственно-полиграфическое предпри тие, г, Ужгород, ул. Проектна , 4Production and printing company, Uzhgorod, st. Project, 4 «о"about Составитель О.РевинскийCompiled by O. Revinsky Техред М.Ходанич Корректор В.Бут гаTehred M. Khodanich Proofreader V. But ha
SU864009576A 1986-01-20 1986-01-20 Decoder checking device SU1339899A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864009576A SU1339899A1 (en) 1986-01-20 1986-01-20 Decoder checking device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864009576A SU1339899A1 (en) 1986-01-20 1986-01-20 Decoder checking device

Publications (1)

Publication Number Publication Date
SU1339899A1 true SU1339899A1 (en) 1987-09-23

Family

ID=21217072

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864009576A SU1339899A1 (en) 1986-01-20 1986-01-20 Decoder checking device

Country Status (1)

Country Link
SU (1) SU1339899A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1077049, кл. Н 03 М 13/00, 1982. Авторское свидетельство СССР № 1298924, кл. Н 03 М 13/00, 1985. *

Similar Documents

Publication Publication Date Title
KR850001566A (en) Micro computer
SU1339899A1 (en) Decoder checking device
GB948568A (en) System for detecting transpositions of elements within a pulse signal
SU1406780A1 (en) N-channel device for majority selection of asynchronous signals
SU1345213A1 (en) Self-monitoring control device
SU1644283A1 (en) Device for protection of self-contained inverter
US4881242A (en) Circuit arrangement for the transmission of data signals
SU943980A1 (en) Device for monitoring n-channel control system of gate-type converter
SU995090A1 (en) Control device
SU1008894A1 (en) Pulse shaper
SU1564623A1 (en) Multichannel device for test check of logic units
SU898613A1 (en) Switching-over device
SU1095413A2 (en) Adjustable pulse repetition frequency divider
SU1085003A1 (en) Reference frequency signal generator
SU746887A1 (en) Shaper of single pulses synchronized by clock frequency
SU582529A1 (en) Shift register
SU777866A1 (en) Redundancy trigger device
SU1211867A1 (en) Device for checking pulse sequence
SU991405A1 (en) Data output device
RU2072567C1 (en) Redundant memory gate
SU1497743A1 (en) Fibonacci p-code counter
SU1145471A1 (en) Clock synchronization device
SU558390A1 (en) Pulse delay device
SU1480099A1 (en) Flip-flop circuit
SU702503A1 (en) Rectangular pulse display device