SU1332315A2

SU1332315A2 - Устройство дл вычислени функции А @

Info

Publication number: SU1332315A2
Application number: SU864021777A
Authority: SU
Inventors: Виктор Иванович Корнейчук; Андрей Григорьевич Накалюжный; Владимир Петрович Тарасенко; Заир Хаддад; Евгений Михайлович Швец
Original assignee: Киевский Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date: 1986-02-17
Filing date: 1986-02-17
Publication date: 1987-08-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в вычислительных устройствах , выполн ющих вьшисление функции А и осуществл ющих контроль данной функции аппаратными средствами. Целью изобретени вл етс контроль j правильности вычислени функции А. В состав устройства вход т регистр 1 аргумента, вход 2 аргумента устройства , блок 3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блок 4 вычислени функции , регистр 5 результата, блок 6 умножени , регистр 7 контрольного кода, схема 8 сравнени , элемент И 9, блок 10 элементов И и блок 13 синхронизации , которьй содержит управл ющий вход, первый, второй и третий триггера , генератор импульсов, элемент И и распределитель импульсов. Устройство в отличие от прототипа осуществл ет проверку правильности вычислени функции Z А. Устройство производит вычисление результате А - функций А и А . В нени произведени ньм кодом вырабатываетс сигнализирующий о срав- контроль- сигнал, правильности выс (Л числени функции А . 2 нл. N

Description

1

Изобретение относитс к вьиис- лительной технике, может найти примнение при создании цифровых вычислительных машин, выполн ющих вычислен функции А , осуществл ющих контроль данной функции аппаратными средствами , и вл етс усовершенствованием известного устройства по основному авт.св.№ 520595.

Цель изобретени - контроль правильности вычислени функции А .

На фиг.1 приведена структурна схема устройства дл вычислени функции А ; на фиг.2 - схема блока синхронизации.

В состав устройства

дл

вычислени функции А вход т регистр 1 аргумента, информационный вход аргумента устройства, блок 3 элементо ИСКЛЮЧАЮЩЕЕ ИЛИ,блок 4вычислени функции A регистр 5 результата,блок умножени , регистр 7 контрольного кода, схема 8 сравнени , элемент И блок 10 элементов И, информационньш выход 1 устройства, выход 12 сигнала ошибки и блок 13 синхронизации, содержащий управл ющий вход 14 устройства , первый, второй и третий триггеры 15 - 17, генератор 18 импульсов , элемент И 19, распределитель 20 импульсов, первый, второй, третий и четвертый выходы 21 - 24.

Блок 4 вычислени функдаи А производит вычисление функции Z А (где X - значение аргумента, представленное п-разр дным двоичным ко- до1. Если вычислить Z А, где X - инверсное значение X, ,то ее можно использовать дл контрол правильности вычислени функции Z А.Действительно, принима во внимание что X 2 -1 - X можно показать , что Z А

()

- д

КА- /-;

1

1 . 2-1

V Г, ™

Z . Так как А личина , посто нна , то ее можно использовать в качестве контрольной величины . Если вычисленное значение Z Z совпадает со значением контрольной величины А , то вычисление функции А произведено правильно и блок вычислени функции А не содержит неисправностей, в противном случае устройство работает неверно. Это обсто тельство и положено в основу контрол правильности вьтислее 10

15

25

2 jg ,

3323152

ВИЯ функции А в предлагаемом устройстве .

Устройство дл вычислени функции А работает следующим образом.

В исходном состо нии в регистре контрольного кода записано значение

.1 А . По сигналу начала операции

вычислени функции А, поступающего по управл ющему входу 14 в блок 13, устанавливаетс в единичное состо ние первый триггер 15, и сбрасьшают- с второй 16 и третий 17 триггеры. Нулевые сигналы с выходов второго триггера 16 и третьего триггера 17 поступают соответственно на третий 23 и четвертый 24 выходы блока 13 и проход т дальше соответственно на второй вход блока 3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и на второй вход элемента И 9. Нулевой сигнал с выхода элемента И 9 поступает на второй эход блока 10 элементов И и тем самым запрещает выдачу информации на информационный выход 1 устройства. Нулевой сигнал на втором входе блока 3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ обеспечивает передачу информации с его первого входа на выход без изменени . Одновременно единичный сигнал с выхода первого триггера 15 поступает на первый вход элемента И 19 блока 13 и разрешает передачу через него импульсов с генератора 18 импульсов 35 на вход распределител 20 импульсов, который последовательно во времени ; формирует импульс соответственно на первом, втором, третьем и четвертом выходах. Импульс с первого выхода распределител 20 импульсов поступает на первый 21 выход блока 13 и дальше на вход записи регистра 1 аргумента. Этот сигнал обеспечивает перезапись кода аргумента X, наход щегос на входе аргумента 2 устройства в регистр 1 аргумента.

Содержимое регистра аргумента 1 . поступает на первый вход блока 3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и далее

30

40

45

без изменени на вход блока 4 вычислени функции А дл вычислени у

функции А . Результат вычислени поступает на информационньй вход регистра результата 5.

Импульс с второго выхода распределител 20 импульсов поступает на второй выход 22 блока 13 и далее на вход записи регистра результата 5,

3

обеспечива тем самым запись в него вычисленного значени А .

Р1мпульс с третьего выхода распределител 20 импульсов поступает на единичный вход второго триггера 16 и тем самым устанавливает его в единичное состо ние, Единичный сигнал с выхода второго триггера 16 поступает на третий выход 23 блока 13 и далее на второй вход блока 3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Единичньм сигнал на втором входе блока 3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ обеспечивает передачу на вход блока 4 вычислени функции А инверсного значени аргуз-ген- та (Х) дл вычислени функции А . Результат вычислени поступает на первый вход блока 6 умножени , на второй вход которого с регистра результата 5 поступает ранее вычисленное значение .

В результате выполнени операции умножени на выходе блока 6 умножени будет вычислено значение , которое поступает на первый вход схемы 8 сравнени . На второй вход схемы сравнени с регистра 7 контрольного кода поступает контрольное значение , В результате происходит сравнение А А и контрольного А, значений. На выходе схемы 8 сравнени вырабатываетс сигнал, который принимает единичное значение в случае совпадени сравниваемых величин и принимает нулевое значение при их неравенстве. Этот сигнал поступает на первый вход элемента И9,

Единичньш импульс с четвертого выхода распределител сигналов 20 поступает на единичный вход третьего триггера 17 и на вход сброса первого триггера 15. В результате этого тре-т тий триггер 17 устанавливаетс в единичное положение, а первый триггер 15 - в нулевое. Нулевой сигнал с выхода первого триггера 15 поступает на первый вход элемента И 19, запреща тем самым поступление импульсов на вход распределител 20 импульсов. Одновременно единичный сигнал с выхода третьего триггера 17 поступает на четвертый выход 24 блока 13 и далее на второй вход элемента И 9, разреша прохождение через последний сигналов с выхода схемы 8 cpdвнeни ,

Если на выходе схемы 8 сравнени имеетс единичный сигнал, то он через элемент И 9 поступает на выход

32315

Claims

сигнала ошибки, сигнализиру о пра- . вильном вьшолнении операции А , и . одновременно поступает на первый вход блока 10 элементов И, разреша тем самым выдачу правильного значени А на информационный выход устройства с регистра 5 результата. Если на выходе схемы 8 сравнени Q имеетс нулевой сигнал, то он через элемент И 9 поступает на выход 12 сигнала ошибки и первый вход блока 10 элементов И. При этом содержимое регистра 5 результата на информаци- g онный выход 11 устройства выдаватьс не будет, так как при работе устройства произошла ошибка. Формула изобретени

Устройство дл вычислени функции А по авт.св. № 520595, о т л и20

чаюш;. еес тем, что, с целью

контрол правильности вычислени функции А , в него введены регистр аргумента, блок элементов ИСКЛЮЧАЮ-

25 ЩЕЕ ИЛИ, регистр результата, блок умножени , регистр контрольного кода , схема сравнени , блок элементов .И, элемент И и блок синхронизации, причем информационный вход аргумен30 та устройства соединен с информаци- : онным входом регистра аргумента, ход которого соединен с первым вхо-о .. дом блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ,

выход которого соединен с входом бло

3g ка вычислени функции А , выход которого соединен с информационным входом регистра результата и первым входом блока умножени , выход которого соединен с первым входом схемысрав40 нени , выход которой соединен с первым входом элемента И выход которого соединен с выходом сигнала ошибки устройства и первым входом блока элементов И, выход которого соединен с

45 информационным выходом устройства, выход регистра контрольного кода соединен с вторым входом схемы сравнени , выход регистра результата со.е- динен с вторыми входами блока умно50 жени и блока элементов И, вход запуска устройства соединен с одноименным входом блока синхронизации, первый и второй выходы блока синхронизации соединены соответственно с входа55 ми записи регистров аргумента и результата , третий и четвертый выходы блока синхронизации-соединены соответственно с вторыми входами блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и элемента И,

/J

n

I

C)UZ.Z