SU1325710A1 - L-digit coder - Google Patents

L-digit coder Download PDF

Info

Publication number
SU1325710A1
SU1325710A1 SU853992903A SU3992903A SU1325710A1 SU 1325710 A1 SU1325710 A1 SU 1325710A1 SU 853992903 A SU853992903 A SU 853992903A SU 3992903 A SU3992903 A SU 3992903A SU 1325710 A1 SU1325710 A1 SU 1325710A1
Authority
SU
USSR - Soviet Union
Prior art keywords
outputs
bit
block
keys
key
Prior art date
Application number
SU853992903A
Other languages
Russian (ru)
Inventor
Виктор Стефанович Прасолов
Original Assignee
Волгоградское Проектно-Конструкторское Бюро Управляющих Вычислительных Комплексов
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Волгоградское Проектно-Конструкторское Бюро Управляющих Вычислительных Комплексов filed Critical Волгоградское Проектно-Конструкторское Бюро Управляющих Вычислительных Комплексов
Priority to SU853992903A priority Critical patent/SU1325710A1/en
Application granted granted Critical
Publication of SU1325710A1 publication Critical patent/SU1325710A1/en

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)

Abstract

Изобретение относитс  к вычислительной технике, а именно к устройствам формировани  кодированных сигналов. Изобретение позвол ет уменьшить аппаратурные затраты 1-разр дного шифратора, т.е. упростить его конструкцию без изменени  выполн емых им функций. 1-разр дный шифратор содержит элемент ИЛИ 1, 1/2-разр дные шифраторы 2 и 3, блок 4 ключей, элементы 5 нагрузки, инверторы 6, одновибратор 7 и фильтр 8. Блок 4 ключей содержит X ключей 12. КС-фильтр 8 содержит резистор 13, диод 14 и конденсатор 15. 2 3. п. ф-лы, 1 ил. СО 1C О1 МThe invention relates to computing, in particular to devices for generating coded signals. The invention makes it possible to reduce the hardware cost of a 1-bit coder, i.e. simplify its design without changing its functions. The 1-bit coder contains the element OR 1, 1/2-bit coders 2 and 3, a block of 4 keys, 5 load elements, inverters 6, a one-shot 7 and a filter 8. A block of 4 keys contains X keys 12. KS-filter 8 contains a resistor 13, a diode 14 and a capacitor 15. 2 3. p. f-crystals, 1 ill. CO 1C O1 M

Description

1one

Изобретение относитс  к вычислительной технике, а именно к устройствам формировани  кодированной информации .The invention relates to computing, namely to devices for generating coded information.

Цель изобретени  - упрощение 1-рр дного шифратора.The purpose of the invention is the simplification of a 1-pd coded encoder.

На чертеже приведена принципиальна  схема 1-разр дного шифратора,The drawing is a schematic diagram of a 1-bit coder,

1 разр дный шифратор содержит элемент ИЛИ 1, первый 2 и второй 3 1/2-разр дные шифраторы, блок 4 ключей , элементы 5 нагрузки, инверторы одновибратор 7 и RC-фильтр 8, Обознчены также информационные 9 и стро- бирующий 10 выходы 1-разр дного шифтора , шина 11 источника питани .1 bit coder contains the element OR 1, the first 2 and the second 3 1/2-bit coders, a block of 4 keys, load elements 5, an one-shot inverter 7 and an RC filter 8, Informational 9 and building 10 outputs 1 are also recognized -Discharge encoder, power supply bus 11.

Блок А ключей содержит 2 х 2 ключей 12,Block A of keys contains 2 x 2 keys 12,

RC-фильтр 8 содержит резистор 13 диод 14 и конденсатор 15,RC filter 8 contains a resistor 13, a diode 14 and a capacitor 15,

Кроме того, обозначена шина 16 нулевого потенциала.In addition, marked tire 16 of zero potential.

1-разр дный шифратор работает слдующим образом.The 1-bit coder works in the following way.

В первом режиме работы все ключи 12 блока 4, содержащего в каждой из 2 групп по 2 ключей, разомкнуты . При этом на все входы первог и второго 1/2-разр дных шифраторов и 3 поданы сигналы высокого уровн , которым на выходах шифратора соответствуют сигналы низкого уровн  - нулевой ко. Во втором режиме один из ключей замкнут. Например, замкну второй ключ 12 первой группы. При зтом измен етс  состо ние второго входа первого 1/2-разр дного шифратра 2 с высокого уровн  на низкий. Изменение сигнала на входе соответствующего инвертора 6 вызывает изменение состо ни  его выхода и, следо In the first mode of operation, all keys 12 of block 4, containing 2 keys in each of 2 groups, are open. In this case, all the inputs of the first and second 1/2-bit encoders and 3 are given high-level signals, which correspond to the signals of the low-level and zero-co signal at the output of the encoder. In the second mode, one of the keys is closed. For example, I will close the second key 12 of the first group. This changes the state of the second input of the first 1/2-bit shipper 2 from high level to low. A change in the signal at the input of the corresponding inverter 6 causes a change in the state of its output and, as a result,

вательно, первого входа второго 1/2- разр дного шифратора 3 с высокого уровн  на низкий. В ответ на изменение состо ни  входа на выходе первог 1/2-разр дного шифратора 2 по вл етс код номера ключа 12 в группе, а на выходе второго 1/2-разр дногр шифратора 3 по вл етс  код номера группы, в которую входит данный ключ 12. При этом код на выходах 9 1-разр дного шифратора соответствует номеру ключа 12. Этот код поступает на входы элемента ИЛИ 1, на выходе которого по вл етс  сигнал высокого уровн . Этот сигнал по вл етс  всегда, когда код на выходах 9 1-разр дного шифратора отличен от нулевого, т.е. приIn this case, the first input of the second 1/2-bit encoder 3 from high to low. In response to a change in the input state at the output of the first 1/2-bit encoder 2, a key number 12 code appears in the group, and at the output of the second 1/2 bit coder 3, the group number code appears, which includes This key is 12. In this case, the code at the outputs 9 of the 1-bit coder corresponds to the number of the key 12. This code goes to the inputs of the element OR 1, at the output of which a high level signal appears. This signal always appears when the code at the outputs 9 of the 1-bit coder is different from zero, i.e. at

00

f, f,

5 ф5 f

замыкании любого ключа 12, кроме нулевого ключа 12 (перва  горизонталь) нулевой группы, С выхода элемента ИЛИ 1 сигнал поступает на вход RC- фильтра 8, где происходит фильтраци  коротких импульсов дребезга, возникающих при замыкании и размыкании контактов ключей 12 блока 4. Эффект фильтрации усиливаетс  за счет диода 14, включенного в пр мом направлении в цепь разр да конденсатора 15, благодар  чему сопротивление цепи разр да и, следовательно, врем  разр да получаетс  значительно меньше времени зар да конденсатора 15.closing any key 12 except the zero key 12 (the first horizontal) of the zero group; From the output of the element OR 1, the signal is fed to the input of the RC filter 8, where short bounce pulses that occur during the closing and opening of the keys 12 of the block 4 are filtered. amplified by a diode 14 connected in the forward direction to the discharge circuit of the capacitor 15, whereby the resistance of the discharge circuit and, consequently, the discharge time is much less than the charging time of the capacitor 15.

С выхода НС-фильтра 8 отфильтрованный сигнал поступает на вход одно- вибратора 7, где он преобразуетс  в 0 короткий стробирующий импульс, который поступает на выход 10 и может быть использован дл  стробировани  передачи кода.From the output of the HC-filter 8, the filtered signal is fed to the input of the single-vibrator 7, where it is converted to 0 a short strobe pulse, which is fed to the output 10 and can be used for gating the transmission of a code.

ормула изобретени formula of invention

Claims (1)

1. 1-разр дный шифратор, содержащий элемент ИЛИ и два Е/2 разр дных шифратора, выходы которых  вл ютс 1. A 1-bit coder containing an OR element and two E / 2 bit coders, the outputs of which are информационными выходами 2-разр дного шифратора, отличающийс  тем, что, с целью упрощени  -разр д- ного шифратора, в него введены блок ключей, элементы нагрузки, инверторы,information outputs of a 2-bit encoder, characterized in that, in order to simplify the resolution of the encoder, a block of keys, load elements, inverters, одновибратор и RC-фильтр, один из первых выходов блока ключей через элемент нагрузки подключен к шине питани , ост 1льные первые выходы блока ключей соединены.с одноименными входами разр дов первого t/2- разр дного шифратора и через соответствующие элементы нагрузки подклюone-shot and RC-filter, one of the first outputs of the key block through the load element connected to the power bus, the remaining first outputs of the key block are connected to the same inputs of the bits of the first t / 2-bit encoder and through the corresponding load elements connected чены к шине питани , вторые выходы блока ключей соединены через соот45 ветствующие инверторы с одноименными входами разр дов второго Р/2-разр - дного шифратора, выход элемента ИЛИ через RC-фильтр соединен с входом одновибратора, выход которого  вл gQ етс  стробирующим выходом f-разр д- ного шифратора, входы элемента ИЛИ подключены к выходам первого и второго /2-разр дного шифратора,The second outputs of the key block are connected via corresponding inverters with the same inputs of the second P / 2 bit encoder, the output of the OR element is connected via an RC filter to the input of the one-vibrator, the output of which is gQ is gating output f- bit coder, the inputs of the OR element are connected to the outputs of the first and second / 2-bit coder, 2, Шифратор по п. 1, о т л и gg чающийс  тем, что, блок ключей содержит шину нулевого потенциала и группы ключей, первые контакты ключей в каждой из групп соответственно объединены и  вл ютс  соответствующнми первыми выходами блока, вторые контакты ключей первой группы соединены с шиной нулевого потенциал вторые контакты ключей остальных груп соответственно объединены и  вл ютс  соответствующими вторыми выходами блока.2, the encrypter of claim 1, wherein the block of keys contains a zero potential bus and key groups, the first key contacts in each of the groups are respectively combined and are the corresponding first outputs of the block, the second key contacts of the first group connected to the zero potential bus, the second contacts of the keys of the remaining groups, respectively, are combined and are the corresponding second outputs of the block. 3, Шифратор по п. 1, отли 3, the encoder of claim 1, ex. чающийс  тем, что, RC-фильтр due to the fact that the rc filter а, пп a pp 13257101325710 содержит конденсатор, п.чииллс и.но соединенные резистор и диол, и типу нулевого потенциала, анод дмпд;1 соединен с первой обкладкой конденслтс)- ра, втора  обкладка которого соединена с шиной нулевого потелщиала, катод диода  вл етс  входом филы ра, аиод диода  вл етс  выходом 5contains a capacitor, pp chills and. connected resistor and diol, and a type of zero potential, anode dmpd; 1 is connected to the first plate of the condenser), the second plate of which is connected to the zero bus, the cathode is the input of the filler, ayod the diode is output 5
SU853992903A 1985-10-08 1985-10-08 L-digit coder SU1325710A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853992903A SU1325710A1 (en) 1985-10-08 1985-10-08 L-digit coder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853992903A SU1325710A1 (en) 1985-10-08 1985-10-08 L-digit coder

Publications (1)

Publication Number Publication Date
SU1325710A1 true SU1325710A1 (en) 1987-07-23

Family

ID=21211008

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853992903A SU1325710A1 (en) 1985-10-08 1985-10-08 L-digit coder

Country Status (1)

Country Link
SU (1) SU1325710A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 797067, кл. Н 03 М 7/22, 1979. „ Авторское свидетельство СССР № 860052, кл. Н 03 М 7/22, 1979. *

Similar Documents

Publication Publication Date Title
SU1325710A1 (en) L-digit coder
SU1008895A1 (en) Linear voltage generator
SU1325702A1 (en) Time-pulse value-ratio converter
SU369715A1 (en) THIRD POTENTIAL TRIGGER
SU1383210A1 (en) Device for measuring width of pulse signals
SU1316008A1 (en) Hybrid integrating device
SU738135A1 (en) Digital pulse phase discriminator
SU1619248A1 (en) Device for for comparing numbers in residual class system
SU1415430A1 (en) Binary-signal digital filter
SU913364A1 (en) Gray code-to-binary code converter
SU1626334A1 (en) Delay line for charge-transfer devices
SU1228237A1 (en) Digital generator of pseudorandom noise
SU983566A1 (en) Frequency digital measuring device
SU1200418A1 (en) Displacement-to-digital converter
SU1156049A1 (en) Information input device
SU1485408A1 (en) Code-to-voltage converter
SU736379A1 (en) Reversible counter
SU1757105A1 (en) Decimal-to-binary encoder
SU819976A1 (en) Frequency synthesizer
SU1133611A2 (en) Adaptive telemetring device
SU951711A1 (en) Pulse train frequency digital divider
SU1251328A1 (en) Voltage-to-digital converter
SU1241134A1 (en) Device for converting amplitude of single pulse
SU663096A1 (en) Pulse duration selector
SU1126992A1 (en) Device for transmitting telemetric information