SU1319301A1 - Element-to-element synchronizing device - Google Patents

Abstract

Изобретение .может быть использовано в системах передачи и приема цифровой информации в каналах с замирани ми и многолучевым распространением сигнала. Цель Вход изобретени  - повышение точности и уменьшение времени синхронизации. Устройство содержит селектор фронтов 1, f регистров 2 сдвига, счетчик 3 тактовых и.мпу.тьсов, первые элементы сравнени  4,-4т, элемент ИЛИ-НЕ 5, регистры 6, 8 и 11 пам ти, элементы 7, 10. 12 и 13 сравнени , сумматор 9 одноразр дных чисел, эт-ты ИЛИ 14 и 25, эл-т 15 задержки, задаюший г-р 16, блок 17 добавлени -вычитани  импульсов , делитель 18 частоты, формирователь 19 синхроимпульсов, фазовый дискриминатор 20, эл-ты И 21-24, счетчик 26 синхроимпульсов, триггер 27, инвертор 28. 1 табл., 1 ил. W со со со оThe invention can be used in systems for transmitting and receiving digital information in channels with fading and multipath signal propagation. Purpose Input invention - improving accuracy and reducing synchronization time. The device contains a front selector 1, f of the shift registers 2, a counter 3 clock ti.mpu.tyov, the first elements of the comparison 4, -4t, the element OR-NOT 5, the registers 6, 8 and 11 of memory, the elements 7, 10. 12 and 13 comparisons, adder 9 single-digit numbers, or-14 or 25 et, 15 delays el, pretending g-16, 17 addition-deduction block 17, frequency divider 18, shaper 19 sync pulses, phase discriminator 20, el You And 21-24, counter 26 clock pulses, trigger 27, inverter 28. Table 1, 1 Il. W with with

Description

Изобретение относитс  к технике электро- и радиосв зи и может использоватьс  в системах передачи и приема цифровой информации в каналах с замирани ми и многолучевым распространением сигнала.The invention relates to electrical and radio communication technology and can be used in systems for transmitting and receiving digital information in channels with fading and multipath signal propagation.

Цель изобретени  - повышение точности и уменьшение времени синхронизации.The purpose of the invention is to improve accuracy and reduce synchronization time.

На чертеже представлена структурна  электрическа  схема устройства поэлементной синхронизации.The drawing shows a structural electrical diagram of the unit-wise synchronization device.

Устройство содержит селектор 1 фронтов , I регистров 2 сдвига, счетчик 3 тактовых импульсов, ш первых элементов 4, -4т сравнени , элемент ИЛИ-НЕ 5, первый регистр 6 пам ти, второй элемент 7 сравнени , второй регистр 8 пам ти, сумматор 9 одноразр дных чисел, третий элемент 10 сравнени , третий регистр 11 пам ти, четвертый и п тый элементы 12 и 13 сравнени , первый элемент ИЛИ 14, элемент 15 задержки , задающий генератор 16, блок 17 добавлени -вычитани  импульсов, делитель 18 частоты, формирователь 19 синхроимпульсов , фазовый дискриминатор 20, первый, второй, третий и четвертый элементы И 21-24, второй элемент ИЛИ 25, счетчик 26 синхроимпульсов, триггер 27, инвертор 28.The device contains a front selector 1, I shift registers 2, a counter of 3 clock pulses, w of the first elements 4, -4t comparison, the element OR-NOT 5, the first register 6 of memory, the second element 7 of comparison, the second register 8 of memory, adder 9 single-digit numbers, third comparison element 10, third memory register 11, fourth and fifth comparison elements 12 and 13, first OR element 14, delay element 15, master oscillator 16, pulse addition-addition unit 17, frequency divider 18, driver 19 sync pulses, phase discriminator 20, first, second, three rd and fourth AND gates 21-24, the second OR element 25, the counter clock 26, flip-flop 27, an inverter 28.

Устройство работает следующим образом .The device works as follows.

Импульсы тактовой частоты, следу  с периодом Т/п, поступают с задающего генератора 16 на счетный вход счетчика 3 тактовых импульсов, модуль счета которого равен п. На выходе счетчика 3 тактовых импульсов при этом по вл ютс  числа в двоичном коде, соответствующие номерам тактовых интервалов в посылке. Таким образом , посылка длительностью Т оказываетс  разделенной на п одинаковых вплотную примыкающих друг к другу тактовых интервалов , каждому из которых соответствует двоичное f-разр дное число (f fogin) на выходе счетчика 3 тактовых импульсов. Каждый разр д этого числа поступает на информационный вход последовательного ввода соответствующего регистра 2. Число  чеек каждого из регистров 2 равно т.The pulses of the clock frequency, followed by a period T / n, are sent from the master oscillator 16 to the counting input of the counter 3 clock pulses, the counting module of which is equal to n. At the output of the counter 3 clock pulses, binary numbers appear corresponding to the numbers of the clock intervals in the package. Thus, the sending of a duration T turns out to be divided into n equal clock intervals closely adjacent to each other, each of which corresponds to a binary f-bit number (f fogin) at the output of the counter 3 clock pulses. Each bit of this number is fed to the information input of the sequential input of the corresponding register 2. The number of cells in each of the registers 2 is equal to m.

Селектор 1 фронтов выдел ет фронты принимаемых элементарных посылок и формирует из них короткие импульсы, поступающие на сдвигающие входы всех регистров 2. При этом в первые  чейки регистров 2 с выходов счетчика тактовых импульсов 3 записываетс  поразр дно двоичное число, соответствующее номеру того тактового интервала, на который попадает фронт элементарной посылки. При поступлении следующего фронта в первые  чейки регистров 2 записываетс  номер тактового интервала , на который попал этот новый фронт, а записи номеров тактовых интервалов, на которые попали предыдущие фронты, сдви5The edge selector 1 selects the edges of the received elementary parcels and forms short pulses from them that arrive at the shift inputs of all registers 2. At the same time, the binary number corresponding to the number of that clock interval is written to the first cells of registers 2 from the outputs of the clock counter 3. which hits the front of the unit parcel. When the next front arrives, the number of the clock interval on which this new front has fallen is recorded in the first cells of registers 2, and the records of the numbers of the clock intervals on which the previous fronts hit 5

гаютс  на одну  чейку. В результате в течение всего сеанса св зи в одноименных  чейках регистров 2 оказываютс  поразр дно записанными ш номеров тех тактовых интервалов, на которые попали m очередных фронтов принимаемых посылок.are read on one cell. As a result, during the entire communication session, the corresponding cells of registers 2 turn out to be a bit recorded with the number of those clock intervals that included m next edges of received packets.

При отсутствии помех фронты посылок, следу  с интервалами, кратными Т, попадают на один и тот же тактовый интервал,In the absence of interference, the fronts of parcels, at intervals of multiples of T, fall on the same clock interval,

поэтому в регистры 2 записываетс  одно и то же число, соответствующее номеру этого тактового интервала в посылке. Помехи вызывают краевые искажени  и дробление посылок. Из-за этого интервалы между фронтами не всегда кратны Т, что приводит к записи в регистры 2 чисел, соответствующих разным номерам тактовых интервалов. Рассе ние оказываетс  тем больщим, чем меньще отношение сигнал/щум. Однако и в этом случае фронты чаще всего попадаютtherefore, the same number corresponding to the number of this clock interval in the package is written to registers 2. Interference causes edge distortion and fragmentation of parcels. Because of this, the intervals between the fronts are not always multiples of T, which leads to writing to the registers 2 numbers corresponding to different numbers of the clock intervals. The dispersion is the greater, the smaller the signal / noise ratio. However, in this case, the fronts often fall

0 на тактовый интервал, в пределах которого наход тс  действительные границы посылок . Устройство синхронизации фазирует последовательность синхроимпульсов с тем тактовым интервалом, на который попало максимальное число фронтов (номер этого интервала максимальное число раз записан в регистрах 2), причем фазирование разрещаетс , если только среди пос тедних m фронтов число фронтов, попавших на один тактовый интервал, превышает сравQ нительно низкий уровень Ki. В начале сеанса св зи фазирование, производитс  скачкообразно , сбросом в нулевое состо ние делител  18, из выходного напр жени  которого формирователь 19 формирует синхроимпульсы , следующие с периодом Т. Пос5 ле первого в данном сеансе св зи фазировани  по достаточно высокому уровню К (это происходит, когда среди последних m фронтов более Кг фронтов попало на один и тот же TaKfoBbm интервал) дальнейшее0 per clock interval within which the actual parcel boundaries are located. The synchronization device phases the sequence of clock pulses with that clock interval that has the maximum number of edges (the number of this interval is the maximum number of times recorded in registers 2), and the phasing is allowed, if only among the next m edges the number of edges that fell by one clock interval exceeds relatively low Ki. At the beginning of the communication session, the phasing is performed in steps, resetting the divider 18 to the zero state, from the output voltage of which the driver 19 generates sync pulses following a period T. After the first phase of the phasing in the communication session at a sufficiently high K level (this happens when among the last m fronts more than Kg of fronts fell on the same TaKfoBbm interval) further

f, фазирование синхроимпульсов на выходе устройства осуществл етс  путем шаговой автоподстройки делител  18 по импульсам, выработанным третьим элементом 10 сравнени .f, the phasing of the clock pulses at the output of the device is accomplished by the step-by-step auto-tuning of the divider 18 according to the pulses generated by the third reference element 10.

5 При включении устройства поэлементной синхронизации в регистры 2 записываютс  номера m первых тактовых интервалов: в первые  чейки регистров 2 записываетс  номер нулевого интервала, во вторые - номер первого интервала, в тре05 When the element-synchronization device is turned on, the numbers m of the first clock intervals are recorded in registers 2: the number of the zero interval is written in the first cells of registers 2, the number of the first interval is written in the first cells of the registers 2,

тьи -- номер второго и т.д. Если, например.tyi - number of the second, etc. If, for example.

число  чеек каждого из регистров 2 т 8, а число тактовых интервалов, на которые разбиваетс  кажда  посылка, , (от нулевого до п тнадцатого интервала), чему 5 соответствует число регистров 2 , то в момент включени  в  чейки регистров 2 необходимо записать в двоичном коде числа , помешенные в столбцах таблицы.the number of cells in each of the registers is 2 to 8, and the number of clock intervals into which each parcel,, (from zero to the fifteenth interval) is divided, to which 5 corresponds to the number of registers 2, then at the moment of inclusion in the cells of registers 2 it is necessary to write in binary code numbers placed in columns of the table.

1(регистр младшего1 (junior register

разр да)bit)

2 2

33

4(регистр старшего4 (senior register

разр да)bit)

Запись выполн етс  подачей на шины параллельного ввода каждого из регистров 2 комбинаций единичных-и нулевых напр - жений, соответствующих числам в двоичном коде, помещенным в строклх таблицы. Таким образом, дл  записи в регистры 2 номеров тактовых интервалов 0000; 0001; 0010; ООП; 0100; 0101; ОНО; 0111 на щины параллельного ввода каждого из регистров 2, начина  с регистра младшего разр да, необходимо подать следующие комбинации единичных и нулевых напр жений: 10101010; 11001100; 11110000; OOOOOQOO. Така  запись исключает ложную синхронизацию в начале сеанса св зи, поскольку ни один из номеров тактовых интервалов, записанных в регистрах 2, не повтор етс .The recording is performed by applying to the buses a parallel input of each of the registers of 2 combinations of single and zero voltages corresponding to the numbers in binary code placed in the rows of the table. Thus, to write to the registers 2 numbers of clock intervals 0000; 0001; 0010; OOP; 0100; 0101; IT; 0111 of parallel input of each of the registers 2, starting with the register of the lower order, the following combinations of single and zero voltages must be submitted: 10101010; 11001100; 11110000; OOOOOQOO. Such a recording eliminates spurious synchronization at the beginning of the session, since none of the clock number numbers recorded in registers 2 is repeated.

Одновременно с регистрами 2 в момент включени  устройства поэлементной синхронизации в исходное состо ние устанавлива- ютс  регистр 11, счетчик 26 и триггер 27. В этом состо нии во всех  чейках регистра 11 записаны нули, во всех  чейках (разр дах ) счетчика 26 записаны единицы, а на выходе триггера 27 присутствует единичное напр жение. При включении устройства поэлементной синхронизации начальна  установка счетчика тактовых импульсов 3 и первого и второго регистров 6 и 8 не требуетс , а фаза синхроимпульсов произвольна .Simultaneously with registers 2, at the moment of switching on the element-by-element synchronization device, the register 11, the counter 26, and the trigger 27 are set to their initial state. and at the output of the trigger 27 there is a single voltage. When the element-by-element synchronization device is turned on, the initial setting of the clock counter 3 and the first and second registers 6 and 8 is not required, and the clock phase is arbitrary.

На каждом тактовом интервале во всех гп первых элементах 4 сравнени  производитс  сравнение двух чисел: поступающего с выходов разр дов счетчика 3 тактовых импульсов и записанного в  чейках с одинаковыми номерами регистров 2. При их равенстве на выходе «Равно соответствующих элементов 4 сравнени  по вл етс  логическа  единица. Сумматор 9 суммирует количество логических «1 на выходах «Равно первых элементов 4 сравнени . Эти двоичные числа поступают на первые входы второго элемента 7 сравнени  и информационные входы третьего регистра 11.At each clock interval in all rn the first comparison elements 4, two numbers are compared: those coming from the outputs of the counter 3 clock pulses and recorded in cells with the same register numbers 2. When they are equal, at the output "Equal to the corresponding elements 4 comparison appears unit. The adder 9 summarizes the number of logical "1 at the outputs" Equals the first elements 4 of the comparison. These binary numbers arrive at the first inputs of the second comparison element 7 and the information inputs of the third register 11.

0101 0011 11-110101 0011 11-11

ОABOUT

ОABOUT

ОABOUT

ОABOUT

5five

0 о 0 o

В течение каждой элементарной посылки во втором элементе 7 сравнени  производитс  выбор, а в третьем регистре 11 - хранение до окончани  посылки максимального количества логических единиц на выходах «Равно первых элементов 4 сравне- .ни . Одновременно в первом регистре 6 производитс  запись и хранение номера тактового интервала, на котором отмечено максимальное количество логических единиц. Хранение продолжаетс  до тех пор, пока число фронтов, попавщих на другой интервал , не превысит числа фронтов на данном интервале. Это происходит следующим образом .During each elementary parcel, a selection is made in the second comparison element 7, and in the third register 11, the maximum number of logical units at the outputs "Equal to the first elements 4 are compared to." At the same time, in the first register 6, the number of the clock interval is recorded and stored, in which the maximum number of logical units is marked. Storage continues until the number of edges that fall in a different interval exceeds the number of edges in a given interval. This happens as follows.

В тактовом интервале, в котором на выходах всех разр дов счетчика 3 тактовых импульсов напр жение отсутствует (нулевой тактовый интервал), на выходе элемента ИЛИ-НЕ 5 по вл етс  единичное напр жение , которое через эле.мент 15 задержки и второй вход второго элемента ИЛИ 25 поступает на входы записи первого и третьего регистров 6 и 11. Передним фронтом этого напр жени  производитс  запись номера тактового интервала (в данном случае нулевого) в первый регистр 6. Этим же фронтом в третий регистр 11 записываетс  с выходов сумматора 9 число нулевых комбинаций , зафиксированных в  чейках регистров 2. Элемент 15 задержки введен дл  того, чтобы импульс записи на третий регистр 11 поступал после окончани  переходных процессов Б сумматоре 9. Как только на каком-либо тактово.м интервале чиспо, поданное на первые входы второго элемента 7 сравнени , становитс  больше числа, записанного в третьем регистре 11 и поданного на вторые входы второго элемента 7 сравнени , на его выходе «Больше по вл етс  напр жение, которое через первый вход второго элемента ИЛИ 25 поступает на входы записи первого и третьего регистров 6 и 11. Передним фронтом этого напр жени  осуществл етс  запись в третий регистр 1 1 числа, наход щегос  в этот момент на его информационных входах, а также занись в первый регистр 6 номера текущего тактового интервала. Если же число, поданное на первые входы второго элемента 7 сравнени , меньще или равно числу, зафиксированному в третьем регистре 11 пам ти, на выходе «Больще второго элемента 7 сравнени  напр жение отсутствует и перезаписи новых чисел в первый и третий регистры 6 и 11 не происходит.In the clock interval in which there is no voltage at the outputs of all bits of the 3 clock pulse counter (zero clock interval), a single voltage appears at the output of the OR-NO element 5 and through the delay element 15 and the second input of the second element OR 25 enters the inputs for recording the first and third registers 6 and 11. The leading edge of this voltage records the number of the clock interval (in this case, zero) in the first register 6. With the same front, the third register 11 records from the outputs of the adder 9 the number zero. combinations recorded in the cells of registers 2. A delay element 15 is introduced so that the write pulse to the third register 11 arrives after the termination of the transients B of the adder 9. As soon as at some clock interval of the number fed to the first inputs of the second element 7 comparison, becomes greater than the number recorded in the third register 11 and fed to the second inputs of the second comparison element 7, at its output "More voltage appears that through the first input of the second OR input 25 enters the recording inputs of the first and t etego registers 6 and 11. The forward front of the voltage recording is carried out in the third register of January 1, present in the moment this information at its inputs, as well as in the first register zanis number 6 of the current clock interval. If the number supplied to the first inputs of the second comparison element 7 is less than or equal to the number recorded in the third register 11 of the memory, the output “More than the second comparison element 7” has no voltage and no new numbers are overwritten into the first and third registers 6 and 11 going on.

Таким образом, в конце каждого периода работы счетчика 3 тактовых И1мпульсов, т.е. перед по влением очередной комбинации , состо щей из одних нулей, в первом регистре 6 фиксируетс  номер тактового интервала, на который попало максимальное число из последних m фронтов, а в третьем регистре 11 количество фронтов, попавщих на данный интервал. Импульс, поступающий в конце каждого периода работы, равного длительности элементарной посылки, с выхода переноса счетчика тактовых импульсов 3, проходит через второй элемент И 22, если число фронтов, зафиксированное в третьем регистре 11, превыщает уровень К,, и с выхода счетчика 26 поступает единичное напр жение, либо через четвертый элемент И 24, если это число превышает уровень Кг- Далее импульс через первый элемент ИЛИ 14 поступает на вход записи второго регистра 8. Передним фронтом этого импульса осуществл етс  перезапись номера тактового интервала, хран щегос  в первом регистре 6, в  чейки второго регистра 8. Номер тактового интервала, записанный во второй регистр 8, сравниваетс  третьи.м элементом 10 сравнени  с номерами текущих тактовых интервалов, поступающими с выходов счетчика 3 тактовых импульсов. В момент их совпадени  на выходе «Равно третьего элемент а 10 сравнени  формируетс  импульс длительностью в один тактовый интервал, который поступает на второй вход фазового дискриминатора 20 и на первый вход первого элемента И 21. Этот импульс проходит на вход «Сброс делител  18, если на второй вход первого элемента И 21 поступает единичное напр жение с. выхода триггера 27. При сбросе делител  18 происходит скачкообразное фазирование последовательности синхроимпульсов с тем тактовым интервалом, номер которого записан во втором регистре 8.Thus, at the end of each period of operation of the counter 3 clock pulses I1, i.e. Before the occurrence of a regular combination consisting of only zeros, the first register 6 records the number of the clock interval for which the maximum number of the last m fronts fell, and in the third register 11 the number of fronts that fall into this interval. The pulse arriving at the end of each period of operation equal to the duration of the elementary parcel from the transfer output of the counter of clock pulses 3 passes through the second element 22, if the number of fronts recorded in the third register 11 exceeds the level K ,, and from the output of the counter 26 enters a single voltage, or through the fourth element And 24, if this number exceeds the level of Cg. Then the pulse through the first element OR 14 is fed to the input of the second register 8. The leading edge of this pulse is the rewriting of the clock number of the interval stored in the first register 6, second register cell to 8. Number clock interval, recorded in the second register 8 is compared treti.m comparing element 10 numbered clock periods of current coming from the output of the counter 3 clock pulses. At the moment of their coincidence, at the output of the “Equal to the third element a 10 of the comparison, a pulse of one clock interval is formed, which is fed to the second input of the phase discriminator 20 and to the first input of the first element I 21. This pulse passes to the input“ Reset divider 18, if the second input of the first element And 21 receives a single voltage c. trigger output 27. When the splitter 18 is reset, the phase sequence of clock pulses is phased with the clock interval, the number of which is recorded in the second register 8.

В начале сеанса св зи импульс с выхода переноса счетчика 3 тактовых импульсов всегда проходит на вход записи регистра 8 пам ти, если число фронтов, зафиксированное в третьем регистре 11, превыщает уровень KI , а импульс с выхода «Равно третьего элемента 10 сравнени  всегда поступает на вход «Сброс делител  18, так какAt the beginning of a communication session, a pulse from the transfer output of a counter of 3 clock pulses always passes to the recording input of register 8 memory, if the number of fronts recorded in the third register 11 exceeds the KI level, and the pulse from the output "Equal to the third comparison element 10 always arrives input "Reset divider 18, since

в результате начальной установки на выходе счетчика 26 и триггера 27 напр жени  присутствуют. При этом цепь автоподстройки , содержаща  фазовый дискриминатор 20 и блок 17, в процессе синхронизации не участвует, так как фаза импульсов на первом и втором входах фазового дискриминатора 20 одинакова. Как только в данном сеансе св зи число фронтов, попавщих на тактовый интервал, номер которого зафиксирован во втором регистре 8, в первый раз превысило уровень К, на выходе «Больше п того элемента 13 сравнени  по вл етс  напр жение. Этим напр жением производитс  сброс счетчика 26 и изменение состо J- ни  триггера 27. Напр жение на выходе счетчика 26 и триггера 27 исчезает, а на выходе инвертора 28 по вл етс . Соответственно второй и первый элементы И 22 н 21 перестают пропускать импульсы, поступающие на их первые входы, а третий элемент И 23as a result of the initial installation, the output of the counter 26 and the voltage trigger 27 are present. In this case, the self-tuning circuit containing the phase discriminator 20 and block 17 does not participate in the synchronization process, since the phase of the pulses at the first and second inputs of the phase discriminator 20 is the same. As soon as in this communication session the number of fronts falling on the clock interval, the number of which is fixed in the second register 8, for the first time exceeded the level K, the voltage appears at the output of the More than the fifth comparison element 13. This voltage resets the counter 26 and the change in the state of the J-switch or the trigger 27. The voltage at the output of the counter 26 and the trigger 27 disappears, and at the output of the inverter 28 appears. Accordingly, the second and first elements And 22 n 21 no longer pass pulses arriving at their first inputs, and the third element And 23

0 начинает пропускать импульсы с выхода «Равно третьего элемента 10 сравнени  на вход счетчика 26, который подсчитывает их число. Напр жение на выходе счетчика 26, отсутствует до тех пор, пока это число0 starts to pass pulses from the output "Equal to the third comparison element 10 to the input of counter 26, which counts their number. The voltage at the output of counter 26 is absent as long as this number is

5 не достигнет L. Напр жение на выходе триггера 27 отсутствует до конца сеанса св зи. Следовательно, после фазировани  по уровню , превышающему Kj., фазирование по уровню, не превыщающему К, запрещаетс  на врем  LT, а фазирование синхроим0 . пульсов путем сброса делител  18 запрещаетс  до конца сеанса св зи. Дальнейшее фазирование последовательности синхроимпульсов во врем  сеанса св зи производитс  путем шаговой автоподстройки их по импульсам с выхода «Равно третьего5 will not reach L. The voltage at the output of trigger 27 is absent until the end of the communication session. Consequently, after phasing at a level higher than Kj., Phasing at a level not exceeding K is prohibited for a time LT, and phasing synchronous 0. pulses by resetting the divider 18 is prohibited until the end of the communication session. Further phasing of a sequence of sync pulses during a communication session is performed by step-by-step auto-tuning them by pulses from the output of “Equal to the third

5 элемента 10 сравнени .5 elements 10 comparison.

Шагова  автоподстройка фазы синхроимпульсов по импульсам с выхода «Равно третьего элемента 10 сравнени  производитс  путем подачи на первый вход фазовогоThe step-by-step auto-tuning of the phase of the clock pulses from the output of the "Equal to the third comparison element 10 is carried out by applying to the first input of the phase

Q дискриминатора 20 выходного напр жени  делител  18, а на второй вход фазового дискриминатора 20 - импульсов с выхода «Равно третьего элемента 10 сравнени .The Q discriminator 20 of the output voltage of the divider 18, and at the second input of the phase discriminator 20 - pulses from the output of Equal to the third element 10 of the comparison.

Если импульс с выхода «Равно тре- 5 тьего элемента 10 сравнени  опережает синхроимпульс на врем , меньшее Т/2, на выходе опережени  фазового дискриминатора 20 по вл етс  сигнал, поступающий на соответствующий управл ющий вход блока 17. При по влении этого сигнала блок 17 включает в последовательность импульсов , поступающих с выхода задающего генератора 16 через блок 17 на вход делител  18, дополнительный импульс, смеща  тем самым синхроимпульсы в сторону опе- 5 режени  на величину, равную Т/п - периоду следовани  тактовых импульсов с задающего генератора 16 (здесь п - коэффициент делени  делител  18). Если жеIf the pulse from the output "Equal to the third comparison element 10 is ahead of the sync pulse by a time less than T / 2, the output of the phase discriminator 20 is output to the corresponding control input of block 17. When this signal appears, block 17 includes in the sequence of pulses coming from the output of the master oscillator 16 through block 17 to the input of the divider 18, an additional pulse, thereby shifting the clock pulses towards the front side by an amount equal to T / n - the period of the clock pulses from the master g generator 16 (here n is the division factor of the divider 18). If

00

импульс с выхода «Равно третьего элемента 10 сравнени  отстает от синхроимпуль сов на врем , меньшее Т/2, на выходе отставани  фазового дискриминатора 20 по вл етс  сигнал, который вызывает исключение одного импульса из пос тедовательности тактовых импульсов, следующих с задающего генератора 16 через блок 17 на вход делител  18. Тем самым обеспечиваетс  смещение синхроимпульсов на врем  Т/п в сторону отставани . Ескость L счетчика 26 выбираетс  такой, чтобы за врем  L- Т в используемом канале св зи фронт посылки не мог сместитьс  больше, чем на Т/5. Благодар  этому во. врем  сеанса св зи изменение положени  фронтов посылок даже при замирани х сигнала вызывает скачки фазь импульсов с выхода «Равно третьего элемента 10 сравнени  заведомо меньшие, чем Т/2, что гарантирует правильное определение фазовым дискриминатором 20 взаимного положени  этих импульсов и синхроимпульсов . Действительно, если произошло замирание сигнала и в течение времени LT не поступали импульсы на перезапись- нового номера тактового интервала во второй регистр 8 пам ти по уровню, превышающему Ki, то при по влении напр жени  на выходе счетчика 26, а следовательно, и на третьем входе второго элемента И 22 вновь обеспечиваетс  возможность передачи информации во второй регистр пам ти 8 при условии превышени  уровн  Ki, которое выполн етс  и во врем  замирани  сигнала . При этом возможны скачки фазы импульсов с выхода «Равно третьего элемента 10 сравнени , превышающие Т/2, за счет воздействи  помех при синхронизации по уровн м, не достигающим Ki. Однако такие скачки редки и некоррелированы между собой . Поэтому они будут сглажены цепью автоподстройки и слабо скажутс  на синхроимпульсах .a pulse from the output "Equal to the third comparison element 10 lags behind the sync pulses by less than T / 2, the output of the lag phase discriminator 20 is a signal that causes the exclusion of one pulse from the clock sequence following the master oscillator 16 through the block 17 to the input of the divider 18. Thereby, the clock pulses are shifted by the time T / n to the side of the lag. Capacity L of counter 26 is chosen such that during LT-T in the communication channel used, the front of the parcel cannot shift by more than T / 5. Thanks to this in. the session time, the change in the position of the edges of the parcels, even with signal fading, causes jumps in the pulses from the output Equal to the third comparison element 10 is obviously smaller than T / 2, which ensures that the phase position of these pulses and sync pulses are correctly determined by the phase discriminator 20. Indeed, if the signal died down and during the time LT did not receive pulses for overwriting the clock interval number in the second register 8 of the memory at a level higher than Ki, then when voltage appears at the output of the counter 26, and consequently, at the third the input of the second element And 22 again provides the possibility of transmitting information to the second register of memory 8 under the condition that the level Ki is exceeded, which is also performed during signal fading. In this case, the phase jumps of the pulses from the output "Equal to the third comparison element 10, are greater than T / 2, due to the effect of synchronization interference at levels that do not reach Ki. However, such jumps are rare and uncorrelated among themselves. Therefore, they will be smoothed by the auto-tuning circuit and have little effect on sync pulses.

Сохран   все функциональные возможности известного, предлагаемое устройство поэлементной синхронизации обеспечивает уменьшение времени синхронизации при одновременном повышении ее точности. Первым фактором, уменьшаюшим врем  синхронизации при повышении ее точности,  вл етс  то, что синхроимпульсы фазируютс  по тому тактовому -интервалу, на который попадает наибольшее число из m фронтов, записанных в регистрах 2, если это число превышает уровень К,. Така  оценка расположени  границ элементарных посылок с большей веро тностью совпадает с их действительными границами, поэтому в данном устройстве практически всегда превышение уровн  К лишь подтверждает и фиксирует ранее достигнутую синхронизацию .Retaining all the functionality of the known, the proposed device element-by-element synchronization provides a reduction in synchronization time while increasing its accuracy. The first factor that reduces synchronization time while increasing its accuracy is that the clock pulses are phased out according to the clock interval that receives the largest number of m edges recorded in registers 2, if this number exceeds the K level. Such an estimate of the location of the boundaries of elementary parcels is more likely to coincide with their actual boundaries, therefore, in this device, almost always the excess of level K only confirms and fixes the previously achieved synchronization.

В результате одновременно уменьшаетс  врем  синхронизации и повышаетс  ее точность . Другим фактором, уменьшающим врем  синхронизации при повышении ее точности,  вл етс  то, что обновление информации о положении фронтов посылокAs a result, synchronization time is simultaneously reduced and its accuracy is improved. Another factor that reduces synchronization time while increasing its accuracy is that updating the position information of the fronts

производитс  постепенно по мере поступлени  новых фронтов. Стирание информации производитс  поочередно: в момент прихода каждого нового фронта стираетс  (точнее выводитс  из регистров 2) инфор.маци  о положении наиболее старого из m предшествующих фронтов. Это позвол ет без вс ких перерывов при поступлении каждого нового фронта уточн ть действительное положение границ элементарных посылок.produced gradually as new fronts arrive. The erasure of information is performed alternately: at the moment of arrival of each new front, the information about the position of the oldest of the m preceding fronts is erased (more accurately derived from registers 2). This allows, without any interruptions at the arrival of each new front, to clarify the actual position of the boundaries of the elementary premises.

1515

Claims (1)

Формула изобретени Invention Formula Устройство поэлементной синхрони зации, содержащее селектор фронтов, последовательно соединенные задающий генератор , блок добавлени -вычитани  импульсов , к второму и третьему входам которого подключены соответственно выходы «Добавление и «Вычитание фазового дискриминатора , делитель частоты, к входу «Сброс которого подключен выход первого элемента И, и формирователь синхроимпульсов, к входу которого подключен первый вход фазового дискриминатора, последовательно соединенные счетчик синхроимпульсов, выход которого через второй элемент И подключен к первому входу первого элементаAn element synchronization device containing a front selector connected in series to a master oscillator, a pulse addition and subtraction unit, to the second and third inputs of which are connected the Addition and Subtraction Phase Discriminator, frequency divider, input to the Reset of which is connected to the output of the first element And and the sync pulse shaper, to the input of which the first input of the phase discriminator is connected, connected in series to the clock counter, the output of which is through the second The element And is connected to the first input of the first element. ИЛИ, инвертор и третий элемент И, выход которого подключен к входу счетчика синхроимпульсов , вход «Сброс которого соединен через триггер с первы.м входом первого элемента И, отличающеес  те.м, что, с целью повыщени  точности и уменьшени OR, the inverter and the third element AND, the output of which is connected to the input of the clock counter, the input "Reset of which is connected via a trigger to the first input of the first element AND, different from that, in order to improve accuracy and decrease времени синхронизации, введены последовательно соединенные счетчик тактовых импульсов, I регистров сдвига (f ), где п - модуль счета счетчика тактовых импульсов), к сдвигающим входам которыхsynchronization time, serially connected clock counter, I shift registers (f), where n is the counting module of the clock counter), to the shift inputs of which подключен выход селектора фронтов, m первых элементов сравнени , где m - число  чеек каждого регистра сдвига, сумматор одноразр дных чисел, второй элемент сравнени , второй элемент ИЛИ. первый регистр пам ти, к информационным.входам которогоthe output of the edge selector is connected, m are the first elements of the comparison, where m is the number of cells of each shift register, the adder of single-digit numbers, the second element of the comparison, the second element OR. first memory register, to informational inputs of which и к вторым входам первых элементов сравнени  подключены выходы разр дов счет-- чика тактовых импульсов, второй регистр па.м ти, к входу записи которого подключен выход первого элемента ИЛИ, и третий элемент сравнени , выход которого подключен к вторым входам фазового дискриминатора и первого элемента И, при. этом выходы разр дов счетчика тактовых импульсов подключены к вторым входам третьего элемента сравнени  и через введенные последовательно соединенные элемент ИЛИ- НЕ и элемент задержки к второму входу второго элемента ИЛИ, выход которого подключен к входу записи третьего регист1319301 910and to the second inputs of the first elements of the comparison are connected the outputs of the bits of the counter of clock pulses, the second register of the parameter m, to the recording input of which the output of the first element OR is connected, and the third element of the comparison whose output is connected to the second inputs of the phase discriminator and the first element And, with. In this case, the outputs of the bits of the clock counter are connected to the second inputs of the third reference element and, through the serially connected elements, OR- NOT and the delay element to the second input of the second OR element, the output of which is connected to the recording input of the third register 1319301 910 pa пам ти, к информационным входам ко-элемента И и к входу «Сброс счетчика син- торого подключены выходы сумматора од-хроимпульсов, к третьему входу второго норазр дных чисел, причем к вторым входамэлемента И и второму входу четвертого эле- второго элемента сравнени  подключенымента И подключен выход переноса счетчи- первые входы четвертого и п того элемен- ка тактовых импульсов, выход четвертого тов сравнени , выходы которых подключе-элемента И подключен к второму входу пер- ны соответственно к второму входу второгового элемента ИЛИ, а вторые входы первоэлемента И и к первому входу четвертогого и третьего элементов И соединены.pa memory, to the information inputs of the I-co-element and to the input "Reset of the syn- themeter, the outputs of the adder of the single-pulse, to the third input of the second bit numbers, and to the second input of the element And and the second input of the fourth element of the second comparison element And the transfer output of the counters is connected — the first inputs of the fourth and fifth elements of clock pulses, the output of the fourth comparison, whose outputs of the AND-element are connected to the second input of the first, respectively, to the second input of the second element OR, and orye inputs and primary element and to the first input chetvertogogo and third elements and connected. .; , -Г.; -H . И . - .- . And - .-