SU1319042A1 - Device for controlling and exchanging data - Google Patents
Device for controlling and exchanging data Download PDFInfo
- Publication number
- SU1319042A1 SU1319042A1 SU864019106A SU4019106A SU1319042A1 SU 1319042 A1 SU1319042 A1 SU 1319042A1 SU 864019106 A SU864019106 A SU 864019106A SU 4019106 A SU4019106 A SU 4019106A SU 1319042 A1 SU1319042 A1 SU 1319042A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- inputs
- output
- input
- outputs
- Prior art date
Links
Landscapes
- Exchange Systems With Centralized Control (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в качестве системы ввода вывода вычислительной CHCTCbibi с распределенной обработкой и распределенными вводом - выводом данных. Целью изобретени вл етс повышение надежности устройства за счет оперативного перераспределени блоков ввода - вывода. Устройство содержит блок микропрограммного управлени , блок синхронизации, блок согласовани , блок магистральных элементов, дешифратор , два мультиплексора, группу блоков ввода-вывода, две группы коммутаторов , группу регистров адресов внешних устройств, регистр управлени обметом, регистр начала обмета, две группы элементов К, элемент К. с 8 ил. 00 Mk о iCa N3The invention relates to computing and can be used as a computational input-output system CHCTCbibi with distributed processing and distributed input-output data. The aim of the invention is to increase the reliability of the device due to the operative redistribution of input / output units. The device contains a firmware control block, a synchronization block, a matching block, a trunk block, a decoder, two multiplexers, a group of I / O blocks, two groups of switches, a group of external device address registers, an obmet control register, an initial register, two groups of K elements, element K. with 8 ill. 00 Mk o iCa N3
Description
113113
Изобретение относитс к вычислительной технике и может быть использовано в качестве системы ввода-вывода вычислительной системы с распределенной обработкой и распределенным вводом-выводом данных.The invention relates to computing and can be used as an input-output system for a computing system with distributed processing and distributed input-output data.
Цель изобретени - повьппение надежности устройства за счет оперативного перераспределени блоков ввода- вывода в процессе обмена данными.The purpose of the invention is to increase the reliability of the device due to the operative redistribution of I / O units in the process of data exchange.
Сущность изобретени состоит в повышении надежности устройства за счет обеспечени оперативного перераспределени блоков ввода-вывода дл ВУ и сокращени суммарного объема оборудовани . Объем оборудовани при этом сокращаетс на величину С(М-К)х X С (где Cgg - объем оборудовани блока ввода-вывода), т.е. количество блоков ввода-вывода К в устройстве меньше числа внешних устройств М.The essence of the invention is to increase the reliability of the device by providing an operative redistribution of I / O units for WU and reducing the total amount of equipment. The volume of equipment is reduced by the amount of C (M – K) x X C (where Cgg is the volume of equipment of the I / O unit), i.e. the number of I / O blocks K in the device is less than the number of external devices M.
На фиг.1 приведена функциональна схема устройства; на фиг.2 - функциональна схема блока микропрограммного управлени ; на фиг.З - функциональна схема блока согласовани ; на фиг.4 - функциональна схема блока ввода-вывода; на фиг.З - функциональна txe- ма блока синхронизации; на фиг.6 - структурна схема алгоритма выбора и настройки блока ввода-вывода; на фиг.7 - структурна схема алгоритма обслуживани блока ввода-вьшода; на фиг.8 - временна диаграмма работы блока микропрограммного процессора.Figure 1 shows the functional diagram of the device; Fig. 2 is a functional block diagram of a firmware control unit; FIG. 3 is a functional diagram of a matching unit; figure 4 is a functional diagram of the block I / o; in FIG. 3 — the functional txe-ma of the synchronization unit; figure 6 is a flowchart of the algorithm for selecting and configuring an input / output unit; Fig. 7 is a block diagram of the service algorithm of the input-output unit; 8 is a timing diagram of the operation of the microprocessor processor unit.
Функциональные схема блоков согласовани и ввода-вывода показаны ПРИ обмене шестнадцатиразр дными словами данных.The functional block diagram of matching and I / O blocks is shown when exchanging sixteen bit data words.
Устройство содержит (фиг.1) блок 1 микропрограммного управлени (БМУ), блок 2 согласовани , группу блоков 3.1-3.К ввода-вывода, блок 4 синхронизации , группу регистров 5.1-5.К адресов внешних устройств, регистр 6 управлени обменом, регистр 7 начала обмена, дешифратор 8, первый мультиплексор 9, вторую 10.1 - 10.К и первую 11.1 - 11.М группы коммутаторов, блок 12 магистральных элементов, первую группу элементов И 13.1 - 13.К, второй мультиплексор 14, элемент И 15, вторую группу элементов И 16.1- 16.К, выходы 17.1 - 17.К второй группы элементов И, шину 18 данных центрального процессора (ЦП), внутреннюю шину 19 данных, первую группу входов- выходов 20 устройства, первый 21.1,The device contains (Fig. 1) microprogram control unit (BMU) block 1, matching unit 2, a group of blocks 3.1-3. To I / O, block 4 synchronization, a group of registers 5.1-5. To addresses of external devices, register 6 controlling exchange, register 7 of the beginning of the exchange, the decoder 8, the first multiplexer 9, the second 10.1 - 10.K and the first 11.1 - 11.M switch groups, block 12 of the main elements, the first group of elements And 13.1 - 13.K, the second multiplexer 14, element And 15 , the second group of elements And 16.1- 16.K, outputs 17.1 - 17.K of the second group of elements And, the bus 18 data of the central percent row (CPU), an internal bus 19 data outputs of the first group vhodov- device 20, first 21.1
42 242 2
второй 21.2, третий 21.3 и четвертый 22 входы устройства, п тый вход 23 устройства, группу входов 24 устройства , вторую группу входов-выходовthe second 21.2, the third 21.3 and the fourth 22 inputs of the device, the fifth input 23 of the device, a group of inputs 24 of the device, the second group of inputs-outputs
25 устройства, первый, второй и третий выходы 26 устройства, третью группу выходов 27.1 - 27.М устройства , вторую группу выходов 28 устройства , первую группу выходов 29 устройства , выход 30 блока магистральных элементов, вторую группу входов 31.1 - 31.К логических условий БМУ, третью группу выходов 32 БМУ, третью группу информационных входов-выходов25 devices, the first, second and third outputs 26 of the device, the third group of outputs 27.1 to 27.M devices, the second group of outputs 28 of the device, the first group of outputs 29 of the device, output 30 of the block of main elements, the second group of inputs 31.1 to 31. To logical conditions BMU, the third group of outputs 32 BMU, the third group of information inputs and outputs
33 блока согласовани , четвертую 34, п тую 35, шестую 36 группы выходов БМУ, первую 37.1 и вторую 37.2 группы информационных входов-выходов блока согласовани , первый 38.1, второй33 matching blocks, the fourth 34, fifth 35, sixth 36 groups of outputs of the BMU, the first 37.1 and the second 37.2 groups of information inputs and outputs of the matching block, the first 38.1, the second
38.2, третий 38.3 выходы блока синхронизации , вторые входы 39.1 - 39.К первой группы элементов И, первые входы 40.1 - 40.К второй группы элементов И, группу выходов 41.1 -41.К дешифратора, группу выходов 42.1 - 42.К регистра начала обмена, группу выходов 43.1 - 43.К регистра управлени обменом, установочные выходы 44.1 - 44.К блока ввода-вьгоода группы , вторые информационные выходы 45.1 - 45.К, первые информационные выходы 46.1 - 46.К, выходы 47.1 - 47,К запроса обслуживани , выходы38.2, the third 38.3 outputs of the synchronization unit, the second inputs 39.1 - 39. To the first group of elements And, the first inputs 40.1 - 40. To the second group of elements And, the group of outputs 41.1-41. To the decoder, the group of outputs 42.1 - 42. To the register of the beginning exchange, group of outputs 43.1–43. To the control register of the exchange, installation outputs 44.1–44. To the group's input-output unit, second information outputs 45.1–45. K, first information outputs 46.1–46. K, outputs 47.1–47, K service request, outputs
48.1- 48.К направлени обмена бло- ков в вода-вывода группы, п тьм вход48.1- 48. To the direction of the exchange of blocks in the water-output group, the fifth input
49 логического услови БМУ, группу выходов 50 первого мультиплексора, выход 51 элемента И.49 logical conditions of the BMU, group of outputs 50 of the first multiplexer, output 51 of the element I.
При этом входы требовани обмена 21.1, признака управл ющего словаAt the same time, the inputs of the exchange requirement 21.1, the control word tag
21.2и разрешени непосредственного доступа 21.3 группы входов 21 управлени ЦП устройства соединены соответственно с первым, вторым и третьим входами логических условий БМУ 1.21.2 and enabling direct access 21.3 of the group of inputs 21 for controlling the CPU of the device are connected respectively to the first, second, and third inputs of the logical conditions of the BMU 1.
БМУ 1 (фиг.2) содержит блок 52 формировани адреса, мультиплексор 53, счетчик 54 адреса, регистр 55BMU 1 (FIG. 2) contains an address generation unit 52, a multiplexer 53, an address counter 54, a register 55
микрокоманд, посто нную пам ть 56 (ПП), элементы И 57 и 58, выходы 59-63 блока формировани адреса, выходы 64 - 68 Ш1.microinstructions, fixed memory 56 (PP), elements And 57 and 58, outputs 59-63 of the address forming unit, outputs 64 - 68 G1.
Блок 2 согласовани (фиг.З) содержит первую 69.1 - 69.16, вторую 70.1 - 70.16, третью 71.7 - 71.16 и четвертую 72.1 - 72.16 группы магистральных элементов, входы и выходы 73 - 76 магистральных элементов .The matching unit 2 (FIG. 3) contains the first 69.1 - 69.16, the second 70.1 - 70.16, the third 71.7 - 71.16 and the fourth 72.1 - 72.16 groups of trunk elements, the inputs and outputs 73 - 76 of the trunk elements.
Блок 3 ввода-вывода содержит (фиг.4) регистр 77 управлени , регистр 78, сче гчик 79, триггер 80 режима, триггер 81, триггер 82 направлени обмена (знака), триггер 83 управлени , третий элемент И 84, восьмой элемент И 85, шестой элемент И 86, четвертый элемент И 87, п тый элемент И 88, седьмой элемент И 89, элемент И 90 дес тый элемент И 91, второй элемент И 92, первый элемент И 93, второй элемент ИЛИ 94, первый элемент ИЛИ 95, элемент НЕ 96. Кроме того, блок 3 имеет первый 97.1, второй 97.2, третий 97.3 входы синхронизации блока 3, первый 98.1, второй 98.2, третий 98.3, четвертый 98.4 входы микроопер.аций группы управл ю- щих входов блока 3, с первого по шеснадцатый входы 99.1 - 99.16 группы информационных входов блока 3, с первого по шестнадцатый выходы 100.1 - 100.16 первого информационного выхо- да блока 3, выход 101 регистра 77, выходы 102.1 и 102.2 счетчика 79, первый 103.1, второй 103.2 выходы второго информационного выхода 45 блока 3, выход 104 элемента ИЛИ 94. The input-output unit 3 contains (FIG. 4) the control register 77, the register 78, the meter 79, the mode trigger 80, the trigger 81, the exchange direction (sign) trigger 82, the control trigger 83, the third element And 84, the eighth element And 85 , the sixth element And 86, the fourth element And 87, the fifth element And 88, the seventh element And 89, the element And 90 the tenth element And 91, the second element And 92, the first element And 93, the second element OR 94, the first element OR 95 , element NOT 96. In addition, unit 3 has the first 97.1, second 97.2, third 97.3 synchronization inputs of unit 3, first 98.1, second 98.2, third 98.3, fourth 98.4 inputs The group of control inputs of block 3, the first to sixteenth inputs 99.1–99.16 of the group of information inputs of block 3, the first to sixteenth outputs 100.1– 100.16 of the first information output of block 3, the output 101 of the register 77, the outputs 102.1, and 102.2 counter 79, first 103.1, second 103.2 outputs of the second information output 45 of block 3, output 104 of the element OR 94.
Блок 4 синхронизации (фиг.5) содержит триггер 105, генератор 106 и элемент И 107.. Кроме того, на схеме (фиг.5) обозначены первый 108.1, второй 108.2 и третий 108.3 выходы ге- нера.тора 106.The synchronization unit 4 (FIG. 5) contains a trigger 105, a generator 106, and element 107 .. In addition, the first 108.1, the second 108.2, and the third 108.3 outputs of the generator 106 are indicated in the diagram (FIG. 5).
Рассмотрим назначение элементов, блоков и св зей устройства.Consider the purpose of the elements, blocks and device connections.
ЕМУ 1 (фиг.2) предназначен дл управлени работой устройства и форми- ровани сигналов микроопераций дл взаимодействи с центральным процессором и реализации микропрограмм обработки информации, вьшолн емых операционным блоком. Входы 21.1, 21.2 и 21.3 блока 1 служат дл приема сигналов соответственно: Требование обмена , Признак управл ющего слова (ПУС) и Разрешение непосредственного доступа (РИД). Вход 49 блока 1 предназначен дп приема сигнала направлени обмена (знака) от блоковEMU 1 (FIG. 2) is intended to control the operation of the device and generate micro-operation signals for interacting with the central processor and implementing the microprograms of information processing performed by the operation unit. Inputs 21.1, 21.2 and 21.3 of block 1 are used to receive signals, respectively: Exchange Requirement, Control Word Sign (CCP) and Direct Access Authorization (RID). The input 49 of block 1 is designed dp receiving the signal of the direction of exchange (sign) from the blocks
ввода-вывода (БВВ). Входы 31.1 - 31.К предназначены дл приема сигналов запросов на обслуживание от блоков 3.1 - З.К соответственно. На выходе 32 блока 1 формируютс микрооперации , управл ющие блоком 2 согласовани . На выходе 29 блока формируютс микрооперации дл управлени ОЗУ и операционным блоком на базе микропроцессорных секций, например, комплекта К1804БС1. На выходе 34 выдаетс код номера БВБ. На выходе 35 формируютс микрооперации, управл ющие работой мультиплексора 9. На выходе 36 блока 1 формируютс микрооперации управл ющие работой блока 4 синхронизации , блоков 3,1 - З.К, мультиплексора 14. На выходе 28 блока 1 формируютс сигналы микроопераций дл взаимодействи с ЦП: Разрешение обмена, Конец обмена, Прерьгеа- ние.input-output (BVV). Inputs 31.1 - 31.К are designed to receive service request signals from blocks 3.1 - З.К, respectively. At the output 32 of the unit 1, micro-operations are formed which control the unit 2 of the matching. At the output 29 of the block, micro-operations are formed to control the RAM and the operating unit based on microprocessor sections, for example, the K1804BS1 set. At output 34, a BVB number code is issued. At the output 35, microoperations are formed that control the operation of multiplexer 9. At the output 36 of unit 1, microoperations are formed that control the operation of synchronization unit 4, blocks 3.1 - 3K, multiplexer 14. At output 28 of unit 1, microoperations are generated to interact with the CPU : Allow exchange, End of exchange, Preggs.
Блок 52 формировани адреса (фиг.2) представл ет собой комбинационное дискретное устройство, закон функционировани которого однозначно определ етс табл.1 соответстви . Табл.1 определ ет состо ни входов и выходов блока 52 формировани адреса (где - безразличное состо ние соответствующего входа устройства . Тр.обм. - сигнал Требование обмена, формируемый на входе 21.1 блока 1. Пр. УС - сигнал Признак управл ющего входа, поступающий на вход 21.2 блока 1. Раз. НД - сиг- над Разрешение непосредственного доступа , формируемый на входе 21.3 блока 1. Пр Z - сигнал логического услови Признак результата (Z), формируемьш операционным блоком (микропроцессорными секци ми, например, комплекта К 804БС1), ПП - трехразр дные микрооперации признаков перехода коды.и наименовани которых приведе - ны в табл.2, на МП - начальный адрес микропрограммы обслуживани БУ, формируемый по запросам от блоков ввода-вывода .The address generation unit 52 (Fig. 2) is a combinational discrete device, the law of operation of which is uniquely determined by Table 1 of the correspondence. Table 1 defines the states of the inputs and outputs of the address generation unit 52 (where is the indifferent state of the corresponding device input. Tr. Vol. - signal Exchange request generated at the input 21.1 of unit 1. AC. Signal is a sign of the control input, arriving at input 21.2 of block 1. Routing. ND - sig nal Direct access enable generated at input 21.3 of block 1. R Z - logical condition signal Result symptom (Z) formed by the operating unit (microprocessor sections, for example, set K 804BC1 ), PP - three-digit micro-operatives uu signs transition kody.i names of which are given - us in Table 2, to MP - start address firmware service BU generated by requests from the input-output units.
А пер. - адрес перехода, формируемый на выходе 67 ПП 56.And trans. - address transition formed at the output 67 PP 56.
- « 000 О- “000 O
а- 000 1 t 000 о a- 000 1 t 000 about
Как следует из табл.1, блок 52 формировани адреса функционирует следующим образом. При воздействии на вход блока 52 микрооперации Конец микропрограммы (код 000) на выходах блока 52 формируютс нулевые сигналы.As follows from Table 1, the address generation unit 52 operates as follows. When the micro-operation unit Microscope 52 has an impact on the end of the microprogram (code 000), zero signals are generated at the outputs of block 52.
Если на вход блока 52 поступает сигнал Требование обмена, то на своих управл ющих выходах 60 - 63 блок 52 формирует соответственно 1,0,0,1, ПО которым код начального адреса микропрограммы обмена с входа 30 блока 1 через мультиплексор 53 записываетс в счетчик 54.If the exchange request signal arrives at the input of block 52, then at its control outputs 60–63, block 52 generates respectively 1,0,0,1, for which the code of the initial address of the exchange firmware from the input 30 of block 1 through the multiplexer 53 is recorded in the counter 54 .
, Если на входы 31.1 - 31.К блока 52 поступает запрос от БВВ.то на своем выходе 59 блок 52 формирует код начального адреса микропрограммы обслуживани i-ro ВУ, где ,М, который по .соответствующим управл ющим сигналам записываетс в счетчик 54. Более высокий приоритет имеет сигнал требование обмена. Если в момент выполнени микропрограммы поступает , сигнал запроса на обслуживание от ВУ, то данный сигнал не восТаблица 1If the inputs 31.1-31. To the block 52 receive a request from BVV.That at its output 59 the block 52 forms the code of the initial address of the service firmware i-ro WU, where, M, which is recorded into the counter 54 in the corresponding control signals. Signal exchange request has a higher priority. If the service request signal from the slave arrives at the moment the firmware is executed, this signal is not reproducible 1
принимаетс до окончани микропрограммы .is accepted before the end of the firmware.
При поступлении на вход блока 52 сигнала ПУС на выходе 62 блока 52 формируетс единичньш сигнал, разрешающий формирование исполнительного адреса микрокоманды путем увеличени When the CCP signal 52 arrives at the input of block 52, a single signal is generated at the output 62 of block 52, allowing the generation of the microcommand's execution address by increasing
содержимого счетчика 54 на единицу по тактовому импульсу.the contents of the counter 54 per unit of clock pulse.
С приходом на вход блока 52 сигнала РИД на выходе 62 блока 52 формируетс единичный сигнал, разрешающ ий формирование исполнительного адреса путем увеличени содержимого счетчика 54 на единицу.When the RID signal arrives at the input of the block 52, a single signal is generated at the output 62 of the block 52, allowing the generation of the execution address by increasing the content of the counter 54 by one.
При поступлении на входы блока 52 микрооперации Анализ знака и единичного сигнала на вход 49 блок 52 формирует на своих выходах управл ющие сигналы, по которым адрес перехода с выхода 68 ПИ 56 через мультиплексор 53 записываетс в счетчик 54. Если поступает нулевой сигнал на вход 49, то блок 52 формирует управл ющие сигналы, осуществл ющие формирование исполнительного адресаUpon arrival at the inputs of the micro-operation unit 52 Analysis of the sign and the single signal at the input 49, the block 52 generates control signals at its outputs by which the transition address from the output 68 of the PI 56 through the multiplexer 53 is recorded into the counter 54. If the zero signal arrives at the input 49, then block 52 generates control signals that form the executive address
микрокоманды путем увеличени содержимого счетчика 54 на единицу.microinstructions by increasing the content of counter 54 by one.
При поступлении на входы блока 52 микрооперации Признак результата и единичного сигнала на вход 22 блок 52 формирует на своих выходах управл ющие сигналы, по которым адрес перехода А,ер с выхода 68 ПП 56 через мультиплексор 53 записьшаетс в счетчик 54. Если же поступает нулевой сигнал на вход 22, то блок 52 формирует на выходах управл ющие сигналы, осуществл ющие формирование исполнительного адреса микрокоманды путем увеличени содержимого счетчика 54 на единицу.When a microoperation unit 52 arrives at the inputs, a result and a single signal at input 22, block 52 generates control signals at its outputs for which the transition address A, ep from output 68 PP 56 through multiplexer 53 is written to counter 54. If the signal is zero to input 22, then block 52 generates control signals at the outputs that form the microcommand's executive address by incrementing the contents of counter 54 by one.
Как комбинационное устройство, услови функционировани которого однозначно описываютс табл.1, блок 52 формировани адреса может быть наиболее просто реализован на программируемой логической матрице.As a combinational device, the conditions of operation of which are unambiguously described by Table 1, the block 52 of the formation of the address can be most simply implemented on a programmable logic array.
Таблица2 Table 2
Микроопераци Microoperation
КодCode
Признак результатаSign of the result
(Z)100(Z) 100
Анализ знака011Mark Analysis 011
Конец микропрограммы000End of firmware000
Мультиплексор 53 (фиг.2) предназначен дл коммутации адресов микрокоманд с входа 30 блока 1, с выхода 59 блока 52 формировани адреса и выхода 68 ПП 56. Мультиплексор 53 реализует логическую функциюThe multiplexer 53 (FIG. 2) is intended for switching the addresses of microinstructions from the input 30 of block 1, from the output 59 of the block 52 forming the address, and the output 68 of software 56. The multiplexer 53 realizes the logical function
60 б1 61 60 b1 61
где А 11 - адрес на выходе мультиплексора 53;where a 11 is the address at the output of multiplexer 53;
- адрес, поступающий с шины 18 ЦП; - the address coming from the bus 18 CPU;
AJ - адрес, сформированный блоком 53;AJ is the address formed by block 53;
- адрес, поступающий с выхода 68 ПП 56; бв 61 управл ющие сигналы, формируемые на выходах 60 и 61 блока 52 соответственно .- the address coming from the output 68 PP 56; BV 61 control signals generated at outputs 60 and 61 of block 52, respectively.
Счетчик 54 (фиг.2) предназначен дл запоминани , увеличени на единицу и выдачи адреса очередной микрокоманды . Он имеет вход D параллельной записи кода адреса, счетный входThe counter 54 (FIG. 2) is intended for storing, incrementing and issuing the address of the next microcommand. It has an input D parallel record of the address code, the counting input
Ь8B8
(+) и вход синхронизации С Код адреса , поступивший на вход D, записываетс в счетчик, если на его вход синхронизации поступает тактовый им- с пульс. Содержимое счетчика увеличиваетс , если импульс поступает на его счетный вход (+1). Счетчик 54 работает в двух режимах. Если следующий адрес формируетс путем увеличени (+) and synchronization input C The address code received at input D is recorded in the counter, if a clock pulse is received at its synchronization input. The contents of the counter increase if the pulse arrives at its counting input (+1). The counter 54 operates in two modes. If the next address is formed by increasing
O на единицу текущего адреса, то на вход синхронизации поступает нулевой сигнал с выхода элемента И 58, а на счетньй вход счетчика 54 - очередной тактовый импульс с выхода элементаO per unit of the current address, the zero input signal comes from the output of the element And 58, and the next clock pulse from the output of the element to the counter's input 54 arrives at the synchronization input.
5 И 57. Если следующий адрес формируетс путем параллельной записи кода адреса с входа D, то на счётный вход счетчика 54 поступает нулевой сигнал; с выхода элемента И 57, а на вход |5 and 57. If the next address is formed by parallel writing the address code from input D, then a zero signal arrives at the counting input of counter 54; from the output of the element And 57, and the input |
0 синхронизации - тактовый импульс с выхода элемента И 58.0 synchronization - a clock pulse from the output of the element And 58.
Регистр 55 микрокоманд (фиг.2) предназначен дл записи и временного хранени микрокоманд, считьшаемых изThe micro-command register 55 (FIG. 2) is intended for recording and temporary storage of micro-instructions readable from
ПП 56. На выходе 55.1 регистра 55 формируютс микрооперации, управл ющие мультиплексором 9. На выходе 55.2 регистра 55 формируютс сигналы микроопераций, предназначенные дл PP 56. At the output 55.1 of the register 55, micro-operations are formed that control the multiplexer 9. At the output 55.2 of the register 55, micro-operation signals are formed, intended for
0 управлени работой устройства. На выходе 55.3 формируютс сигналы Конец обмена, Разрешение обмена и Прерывание, предназначенные дл взаимодействи с центральным процес35 сором.0 control device operation. Output 55.3 produces the End of Exchange, Enable Exchange and Interrupt signals, designed to interact with the central process35.
Посто нна пам ть, предназначена дл хранени микропрограмм, реализуе;- мых устройством. На вход ПП 56 подаетс исполнительный адрес микрокоман0 ды с выхода счетчика 54.The permanent memory is designed to store the firmware implemented by the device. At the input of the PCB 56, the micro address of the micro-co-operative address from the counter 54 output is given.
ПП 56 представл ет собой блок пам ти статического типа. На выходе 64 ПП 56 формируютс микрооперации, уп- рь л ющие блоком 2 согласовани . НаPP 56 is a static type memory block. At the output 64 of the PCB 56, micro-operations are formed, which are controlled by the block 2 of coordination. On
5 выходе 65 вьщаютс микрооперации, управл ющие работой операционного блока на микропроцессорных секци х, например , серии К1704ВС1, счетчиком начального адреса и оперативно-запоми0 нающим устройством (адреса чеек ОЗУ, сигналы обращени и записи).5, output 65 is provided by microoperations that control the operation of the operation unit on microprocessor sections, for example, the K1704BC1 series, the initial address counter, and the operational storage device (addresses of the RAM cells, circulation and recording signals).
На выходе 34 блока 1 формируетс код номера внешнего устройства. На выходе 66 ПП 56 формируютс сигналы -5 микроопераций, на выходе 67 ПП 56 - сигналы микроопераций признаков перехода , коды и наименование которых приведены в табл.2. На выходе 68At output 34 of block 1, an external device number code is generated. Signals 56 of the micro-operations are formed at the output 66 of the PCB 56; at the output of the 67 PCB 56 there are signals of the micro-operations of the transition signs, the codes and names of which are given in Table 2. At exit 68
9191
ПП 56 формируютс адреса переходов при проверке логических условий признака результата (вход 22 блока 1) и направлени обмена (вход 49 блока 1)PP 56 formed the addresses of the transitions when checking the logical conditions of the indication of the result (input 22 of block 1) and the direction of exchange (input 49 of block 1)
Рассмотрим работу БМУ 1. В исходном состо нии счетчик 54 и ргистр 55 блока наход тс в нулевом состо нии. С выхода 67 ПП 56 на вход блока 52 поступает микроопераци Конец микропрограммы, на управл ющих выходах 60 - 63 блока 52 присутствуют нулевые сигналы. Функционирование блока 1 начинаетс с приходом на его входы 38.1 и 38.2 . сигналов синхронизации .соответственно Т, и Т (фиг.8). Тактовый импульс Т,, поступа на входы элементов И 57 и 58, не проходит через элементы И, так как на вторые входы элементов И поступают нулевые сигналы. С приходом на вход 21.1 блока 1 сигнала Требование обмена на выходах 60 - 63 блока 52 формируютс соответственно единичный, нулевой и единичный сигналы, которые разрешают прохождение начального адреса микропрограммы обмена с входа 30 блока 1 через мультиплексор 53 и последующую запись в счетчик 54 по тактовому импульсу Т. По тактовому импульсу Т в регистр 55 записьтаетс перва микрокоманда (1МК) микропрограммы (МП) обмена. На выход 28 блока 1 выдаетс сигнал ЦП Разрешение обмена ЦП вьщает на вход 21.2 сигнал ПУС , по которому на выходе 62 блока 52 формируетс единичный сигнал, разрешающий прохождение тактового импульса Т , на счетный вход счетчика 54. Исполнительный адрес второй микрокоманды (2МК).форм1фуетс путем увеличени содержимого счетчика 54 на единицу (+1). На выходе 64 Ш1 56 формируютс микрооперации, разрешающие прохождение слова данных с входа 20 устройства через блок 2 согласовани на вход-выход 25 устройства дл последующей записи в ОЗУ. Кроме этого, на выходе 65 ПП 56 формируютс сигналы адреса, обращени и записи ОЗУ. С записью в счетчик 54 адреса третьей микрокоманды (ЗМК) на выходе 67 ПП 56 формируетс микроопераци Конец микропрограммы (КМП), а на выходе 55.3 регистра 55 - сигнал Конец обмена. С приходом на вход 31.1 блока 1 запроса от первого внешнего устройства во врем реализации мик210Consider the operation of the BMU 1. In the initial state, the counter 54 and the register 55 of the unit are in the zero state. From the output 67 of the PCB 56 to the input of the block 52 a micro-operation is received. The end of the microprogram, on the control outputs 60-63 of the block 52 there are zero signals. The operation of unit 1 begins with the arrival at its inputs 38.1 and 38.2. synchronization signals., respectively, T, and T (Fig.8). The clock pulse T ,, arriving at the inputs of the elements And 57 and 58, does not pass through the elements And, since the second inputs of the elements And receive zero signals. With the arrival at input 21.1 of block 1 of a signal. The exchange request at outputs 60–63 of block 52, respectively, generates single, zero and unit signals that allow the starting address of the exchange program from input 30 of block 1 to pass through multiplexer 53 and then write to counter 54 via a clock pulse. T. According to the clock pulse T in the register 55, the record is recorded in the first micro-command (1 MK) of the exchange microprogram (MP). At output 28 of block 1, a CPU signal is issued. Allowing the exchange of CPU causes the CCP signal to input 21.2, according to which a single signal is generated at output 62 of block 52, allowing passage of a clock pulse T, to the counter input of counter 54. The executive address of the second micro-command (2 MK) forms 1 by increasing the contents of counter 54 by one (+1). Microoperations are formed at the output 64 Ш1 56, allowing the passage of the data word from the input 20 of the device through the matching unit 2 to the input-output 25 of the device for subsequent writing to the RAM. In addition, at the output 65 of the PCB 56, the address, access and write signals of the RAM are formed. With the entry into the counter 54 of the address of the third micro-command (ZMK), at the output 67 of the PCB 56, a micro-operation Firmware End (MMP) is formed, and at the output 55.3 of the register 55 - the End of Exchange signal. With the arrival at input 31.1 of block 1 of the request from the first external device during the implementation of mik210
ропрограммы обмена данный сигнал не воспринимаетс . После формировани микрооперации КМП и наличи запроса на выходах 60 - 63 блока 52 формиру- ютс соответственно нулевой, единичный и единичный сигналы, разрешающие прохождение начального адреса микропрограммы обслуживани первого ВУ (НА МП,) через мультиплексор 53 и последующую запись в счетчик 54 по тактовому импульсу Т . Последующие адреса микрокоманд микропрограммы обслуживани ВУ формируютс путем увеличени содержимого счетчика 54 наExchange programs do not perceive this signal. After the formation of the microoperation of the CMP and the presence of the request at the outputs 60–63 of the block 52, the zero, single and single signals are formed, respectively, allowing the initial service microprogram address of the first slave (MO) to pass through the multiplexer 53 and then write to the counter 54 by a clock pulse T. Subsequent addresses of microinstructions of the service unit firmware are generated by increasing the content of the counter 54 by
единицу (+1). Функционирование блока заканчиваетс после прекращени поступлени сигналов синхронизации на входы 38.1 и 38.2 блока 1.unit (+1). The operation of the block ends after the termination of the arrival of the synchronization signals at the inputs 38.1 and 38.2 of block 1.
Блок 2 согласовани (фиг.З) предназначен дл согласовани работы устройства с ЦП при записи (чтении) данных в оперативную пам ть ЦП.The matching unit 2 (FIG. 3) is intended for matching the operation of the device with the CPU when writing (reading) data to the operational memory of the CPU.
Перва 69.1 - 69.16 и втора 70.1- 70.16 группы магистральных элементовThe first 69.1 - 69.16 and the second 70.1- 70.16 groups of trunk elements
служат дл формировани четного слова данных при передаче информации от ЦП и к ЦП соответственно. Треть 71.1 - 71.16 и четверта 72.1 - 72.16 группы магистральных элементов предназначены дл формировани нечетного слова данных при передаче информации от ЦП и к ЦП соответственно. Формат слова данньпс ЦП равен двум форматам слов данных ВУ.serve to form an even data word when transmitting information from the CPU to the CPU, respectively. The third 71.1 - 71.16 and the fourth 72.1 - 72.16 groups of trunk elements are designed to form an odd data word when transmitting information from the CPU and to the CPU, respectively. The format of the danns CPU word is equal to two word data word formats.
На входе 32 блока 2 согласовани (фиг.З) формируютс микрооперации (на входах 76.1 - 76.4), управл ющие прохождением слов данных. При передаче четного слова данных от ЦПAt the input 32 of the matching unit 2 (Fig. 3), micro-operations are formed (at inputs 76.1 - 76.4) that control the passage of the data words. When transmitting an even data word from the CPU
внешнему устройству на входе 76.1 присутствует единичный сигнал, а на входах 76.2 - 76.4 - нулевые сигналы . Управление передачей слов данных через другие группы магистральных элементов осуществл етс аналогичным образом.the external device has a single signal at the input 76.1, and zero signals at the inputs 76.2 - 76.4. Controlling the transmission of data words through other groups of trunk elements is carried out in a similar manner.
Блок 3 ввода-вывода (фиг.4) предназначен дл управлени вьщачей иBlock 3 input / output (figure 4) is designed to control the remote and
приемом слов данных от внешних устройств .receiving data words from external devices.
Регистр 77 управлени предназначен дл формировани темпа обмена битами слов данных при приеме (передаче ) их от ВУ. Регистры 78 и 77 могут работать в режиме записи и сдвига . Если на управл ющий вход регистров поступает единичный сигнал, тоControl register 77 is designed to form the rate of exchange of bits of data words when receiving (transmitting) them from the slave. Registers 78 and 77 can operate in write and shift mode. If the control input of the registers receives a single signal, then
111111
регистры работают в режиме записи, в противном случае - в режиме сдвига.registers operate in write mode, otherwise - in shift mode.
Регистр 78 ввода-вывода предназначен дл записи слов данных, поступающих в параллельном коде на вход 19 блока 3 от ЦП и выдачи их ВУ последовательным кодом с выхода 100.16 регистра 78. Кроме того, в регистр 78 по входу В,- записьшаютс слова данных в последовательном коде от ВУ и выдаютс с выхода 46 ЦП в параллельном коде.I / O register 78 is designed to record data words that arrive in parallel code at input 19 of unit 3 from the CPU and issue them to WU with a serial code from output 100.16 of register 78. In addition, register 78 at input B records data words in serial code from the slave and output from the output of 46 CPUs in the parallel code.
Счетчик 79 (фиг.4) предназначен дл записи кода количества переданных бит слова при выдаче и приеме его от абонента. Разр дность счетчика 79 определ етс вьфажением n togjN+l, где N - количество разр дов регистра 78.The counter 79 (figure 4) is designed to record the code of the number of transmitted bits of the word when issuing and receiving it from the subscriber. The width of the counter 79 is determined by the output n togjN + l, where N is the number of register bits 78.
Триггер 80 режима предназначен дл управлени работой триггера 81 и регистра 77.The mode trigger 80 is designed to control the operation of the trigger 81 and the register 77.
Триггер 81 режима предназначен дп управлени режимом работы (записи и сдвига) регистра 78 ввода-вывода . Триггер 82 знака предназначен дп хранени ииформации о направлении обмена данными между центральным процессором и ВУ. Триггер 83 управлени служит дл управлени выдачей битов слов данных ВУ. Элементы И 84- 93 предназначены дл формировани сигналов, управл юпщх работой блока Элемент ИЛИ 94 служит дл формировани сигналов синхронизации регистра 78. Элемент ИЛИ 95 формирует сигнал установки в исходное (нулевое) состо ние счетчика 79. Элемент НЕ 96 предназначен дл формировани единичного сигнала, необходимого дп автономного формировани темпа обмена битами слов данных.The mode trigger 81 is designed to control the mode of operation (write and shift) of the I / O register 78. The trigger 82 of the mark is designed for storing information about the direction of data exchange between the central processor and the slave. A control trigger 83 serves to control the output of bits of data words of a slave. Elements 84-93 are designed to generate signals that control the operation of the block. Element OR 94 serves to generate synchronization signals of register 78. Element OR 95 generates a signal to set to the initial (zero) state of counter 79. Element HE 96 is designed to generate a single signal, necessary dp autonomous formation of the rate of exchange of bits of data words.
Блок 6 управлени обменом функционирует в режиме вьщачи слова данных ВУ и режиме приема информации от ВУ.The exchange control unit 6 operates in the mode of reading the data word of the TU and the mode of receiving information from the TU.
Режим вьщачи словд дан.ных ВУ. В исходном состо нии регистры, триггеры и счетчик наход тс в исходном (нулевом) состо нии (цепи установки в исходное состо ние на функциональной схеме не показаны). Работа блока 3 начинаетс с приходом на вход 41 блока 3 (фиг.4) управл ющего сигнала с выхода 41.1 дешифратора 8 (фиг.1). Одновременно на группы входов 38 и 36 блока 3 поступают сигналы синхронизации и микроопераций, управл ющиеMode vschachi Slovd data VU. In the initial state, the registers, triggers and the counter are in the initial (zero) state (the initial state setting chain is not shown in the functional diagram). The operation of block 3 begins with the arrival at input 41 of block 3 (Fig. 4) of the control signal from the output 41.1 of the decoder 8 (Fig. 1). At the same time, the groups of inputs 38 and 36 of block 3 receive the signals of synchronization and micro-operations that control
212212
работой блока 3. Перед выдачей или приемом слов данных ВУ всегда вьщает- с управл ющее слово (УС), в котором содержитс информаци о направлении передачи данных. УС поступает на входы 99.1 - 99.16 регистра 78 и записываетс в него по заднему фронту так- тового им1 ульса Т . Информаци о направлении передачи данных (ноль илиoperation of block 3. Before issuing or receiving data words, the control unit always reads a control word (AC) containing information about the direction of data transmission. The DC enters the inputs 99.1–99.16 of the register 78 and is written into it on the falling edge of the pulse pulse T1. Information about the direction of data transmission (zero or
единица) с входа 99.16 регистра 78 записываетс по тактовому импульсу Т 5. Разрешающими сигналами дл прохождени тактового импульса Т через элементы И 85 и 91 вл ютс микрооперации , поступающие с входов 98.3 и 98.2 соответственно.unit) from the input 99.16 of the register 78 is recorded by the clock pulse T 5. The resolution signals for the passage of the clock pulse T through the elements 85 and 91 are microoperations coming from the inputs 98.3 and 98.2, respectively.
После этого по тактовому импульсу Т, на вход 17 блока 3 поступает единичный сигнал, который устанавливаетAfter that, the clock pulse T, to the input 17 of block 3 receives a single signal, which sets
триггеры 80 и 83 в единичные состо ни , а также, проход через элемент риШ 95, подтверждает исходное (нуле- . вое) состо ние счетчика 79. Единич- ньй сигнал с выхода триггера 80 переводит триггер 81 в единичное состо ние и устанавливает регистр 78 в режим сдвига, ранее записанного УС.the triggers 80 and 83 to single states, as well as passage through the element of the rysh 95, confirm the initial (zero) state of the counter 79. A single signal from the output of the trigger 80 transfers the trigger 81 to the single state and sets the register 78 in the shift mode previously recorded by CSS.
По тактовому импульсу Т в регистр 77 записываетс в ъшадший разр д единица с выхода элемента НЕ 96. Перенос единицы в старшие разр ды регистра 77 осуществл етс по очередному тактовому импульсу Т после установки триггера 80 в исходное (нулевое ) состо ние.By a clock pulse T, the register 77 is written to the head one unit from the output of the element NOT 96. The unit is transferred to the upper bits of the register 77 by the next clock pulse T after the trigger 80 is set to the initial (zero) state.
По второму тактовому импульсу Тз . триггер 80 устанавливаетс в исходное (нулевое) состо ние.On the second clock pulse Tz. trigger 80 is reset to its original (zero) state.
При записи единицы в старший разр д регистра 77 по очередному тактовому импульсу Т2 единичный сигнал с выхода 101 регистра 77 поступает на вход элемента И 89 и по очередному тактовому импульсу Т на выход 103.1.When writing a unit to the high-order register of register 77, at the next clock pulse T2, a single signal from the output 101 of the register 77 arrives at the input of the element And 89 and at the next clock pulse T at the output 103.1.
Кроме того, единичный сигнал с выхода элемента И 89 через элемент ИЛИ 94 поступает на вход синхронизации регистра 78 и производит сдвиг записанного УС. Информационный сигнал сIn addition, a single signal from the output of the element And 89 through the element OR 94 is fed to the synchronization input of the register 78 and shifts the recorded US. Information signal with
выхода 100.16 регистра 78 через элемент И 93 поступает на выход 103.2. Единичный сигнал с выхода элемента И 89 поступает также на счетный вход счетчика 79, который осуществл етoutput 100.16 of the register 78 through the element And 93 enters the output 103.2. A single signal from the output of the element And 89 also goes to the counting input of the counter 79, which carries out
счет числа переданных бит слова данных .count the number of transmitted data word bits.
Единичный сигнал с выхода 101 регистра 77, проход через элементA single signal from the output 101 of the register 77, the passage through the element
13131313
и 88, по тактовому импульсу Т, поступает на единичный вход триггера 80, перевод последний в единичное состо ние . Единичный сигнал с выхода триггера 80 разрешает запись единицы в младший разр д регистра 77 с выхода элемента НЕ 96. Блок 3 готов к вьщаче очередного бита слова данных. Вьщача очередных бит с выхода 100.16 происходит аналогично.and 88, according to the clock pulse T, arrives at the single input of the trigger 80, the latter being transferred to the single state. A single signal from the output of the trigger 80 allows the unit to be written to the low-order bit of the register 77 from the output of the HE 96 element. Block 3 is ready for the next bit of the data word. The output of the next bits from the output of 100.16 is similar.
При выдаче последнего бита слова данных из регистра 78 на единичном выходе 102 счетчика 79 по вл етс единичный сигнал, который поступает на выход 47 блока 3, сигнализиру об окончании выдачи управл ющего слова абоненту. Кроме того, единичньШ сигнал с единичного выхода 102 счетчикаWhen the last bit of the data word is output from register 78, a single signal 102 appears at the single output 102 of the counter 79, which arrives at the output 47 of block 3, signaling the end of the control word output to the subscriber. In addition, the unit signal from unit output 102 of the counter
79по тактовому импульсу Т, проходит через элемент И 87 и переводит триггер 81 в исходное (нулевое) состо ние , а также через элемент И 92 триггер 83 управлени .79 according to the clock pulse T, passes through the element 87 and triggers the trigger 81 to the initial (zero) state, as well as through the element 92 of the control trigger 83.
Вьщача сигнала конца обмена словом на выход 47 блока 3 сигнализирует о том, что слово данных выдано ВУ и блок 3 готов к записи и выдаче очередного слова.The signal of the end of the exchange of the word to the output 47 of the block 3 signals that the data word is issued to the control unit and the block 3 is ready for recording and issuing the next word.
После вьщачи управл ющего слова передаютс слова данных, так называемые информационные слова (ИС). Запись и вьодача ИС имеет некоторые особенности . При записи ИС по тактовому импульсу Tj на входе 98.2 отсутствует микроопераци , управл юща записью знака в триггер 82.After the control word is transmitted, the data words, the so-called information words (IS), are transmitted. Recording and output of the IC has some special features. When writing an IC on a clock pulse Tj at the input 98.2, there is no micro-operation that controls the recording of the sign in the trigger 82.
По тактовому импульсу Т, на входе 98.1 присутствует микроопераци , перевод ща через элемент И 84 триггерAccording to the clock pulse T, at the input 98.1 there is a micro-operation, transferring through the element 84 and the trigger
80в единичное состо ние, а также через элемент ИЛИ 95 устанавливающа счетчик 79 в исходное состо ние. В дальнейшем запись ИС в регистр 78 и вьщача его БУ происход т аналогично записи и вьщаче БУ управл ющего слова После передачи всех слов на вход 98.4 поступает микроопераци Конец группового обмена, котора , проход через элемент ИЛИ 95, устанавливает счетчик 79 в исходное (нулевое) состо ние .80 in one state, as well as through the OR element 95, which sets the counter 79 to the initial state. Subsequently, the recording of the IC to the register 78 and the transfer of its CU occurs in the same way as the recording and the CU of the control word. After all the words have been transmitted, the micro-operation arrives at the input 98.4. The end of the group exchange, which passes through the element OR 95, sets the counter 79 to the initial (zero) condition.
Режим приема информации от внешнего устройства. В данный режим функционировани блок 3 переходит после выдачи ВУ управл ющего слова, которое настраивает ВУ на вьщачу информации на выход 43 блока 6 управлени обменом .The mode of receiving information from an external device. In this mode of operation, unit 3 enters after issuing the control word to the WU, which sets the WU to receive information on the output 43 of the exchange control unit 6.
214214
На вход 98.1 поступает микроопераци , котора по тактовому импульсу Т устанавливает триггер 80 режима в единичное состо ние. Сигнал с выхода триггера 80 устанавливает триггер 81 в единичное состо ние. Нулевой сиг--:, нал с выхода триггера 81 разрешает запись информации (бит слова данных), поступающей на вход регистра 78 сA micro-operation is fed to the input 98.1, which, by a clock pulse T, sets the mode trigger 80 to one state. The signal from the output of the trigger 80 sets the trigger 81 to one state. Zero signal--: nal from the exit of the trigger 81 allows the recording of information (data word bits) received at the input of the register 78 s
входа 43. Частота (темп) приема бит осуществл етс блоком 3 аналогично частоте при вьщаче битов слова данных путем сдвига единицы в регистре 77. При по влении единицы на (N-l)-Minput 43. The frequency (rate) of reception of bits is carried out by block 3 in the same way as the frequency of data word bits by shifting the unit in register 77. When a unit appears in (N-l) -M
выходе регистра 77 единичный сигнал с данного выхода по.тактовому импульсу Т, проходит через элемент И 86 на выход 44 блока 3.the output of the register 77 is a single signal from this output on the contact pulse T, passes through the element 86 at the output 44 of the block 3.
По очередному тактовому импульсуBy the next clock pulse
Т единица по вл етс на N-M выходе 101 регистра 77 и по тактовому импульсу Т через элемент И 89 поступает на выход 103.1, синхронизиру поступление бита слова от ВУ на входA T unit appears at the N-M output 101 of the register 77 and, via the clock pulse T, through the element And 89 enters output 103.1, synchronizing the arrival of the word bit from the VU to the input
43 блока 3. Одновременно единичный сигнал с выхода элемента И 89 поступает на счетный вход счетчика 79 и через элемент ИЛИ 94 на вход синхронизации регистра 78. В результате43 block 3. At the same time a single signal from the output of the element And 89 is fed to the counting input of the counter 79 and through the element OR 94 to the synchronization input of the register 78. As a result
бит информации (ноль или единица) записываетс в младший разр д регистра 78 с входа 43 блока 3.an information bit (zero or one) is written to the low-order bit of register 78 from input 43 of block 3.
Прием последующих бит слова данных происходит аналогично. Биты слова последовательно записываютс в младший разр д регистра 78 с входа 43 блока 3, а ранее записанные биты сдвигаютс в более старшие разр ды регистра 78 до тех пор, пока на единичном выходе 102 счетчика 79 не по вл етс единичный сигнал, поступающий на выход 47 блока 3.Receiving the subsequent bits of the data word is similar. The bits of the word are sequentially written to the low-order bit of register 78 from input 43 of block 3, and the previously recorded bits are shifted to higher bits of register 78 until a single signal arrives at output 47 on the single output 102 of counter 79. block 3.
Прием следующих ИС происходит ана- логичньсм образом. При приеме последнего ИС в массиве информационных слов на вход 98.4 поступает микроопераци конца группового обмена, котора , проход через элементы И 90 и ИЛИ 95, устанавливает счетчик 79Receipt of the following ICs occurs in a similar way. When receiving the last IC in the array of information words, input 98.4 receives a microoperation of the end of group exchange, which, passing through the elements AND 90 and OR 95, sets the counter 79
в исходное (нулевое) состо ние, подготавлива его к дальнейшей работе. Блок 4 синхронизации (фиг.5) предназначен дл формировани на своих выходах 108.1 - 108.3 трех последовательностей тактовых импульсов, сдвинутых друг относительно друга, которые обеспечивают синхронизацию оаботы устройства.to the initial (zero) state, preparing it for further work. The synchronization unit 4 (Fig. 5) is intended to form at its outputs 108.1 - 108.3 three sequences of clock pulses shifted relative to each other, which provide synchronization of the device operation.
Триггер 105 служит дл управлени работой блока 4 синхронизации. В исходном состо нии триггер 105 находитс в нулевом состо нии. При этом нулевой сигнал с его выхода поступает на вход управлени генератора 106.The trigger 105 serves to control the operation of the synchronization unit 4. In the initial state, the trigger 105 is in the zero state. In this case, the zero signal from its output enters the control input of the generator 106.
Генератор 106 формирует на своих выходах последовательности импульсов только при наличии единичного сигнала на его управл ющем входе. Элемент И 107 служит дл формировани сигнала на нулевой вход триггера 105 после поступлени управл ющего сигнала Конец работы с входа 36,1 блока 4.The generator 106 at its outputs generates a sequence of pulses only if there is a single signal at its control input. Element AND 107 is used to form a signal at the zero input of the trigger 105 after the arrival of the control signal. End of operation from input 36.1 of block 4.
Запуск блока 4 синхронизации осуществл етс по сигналу Пуск, который поступает на вход 23. Он подаетс на единичный вход триггера 105 и устанавливает его в единичное состо ние . Единичным сигналом на своем выходе триггер 105 запускает генератор 106, который начинает формирование последовательностей синхросигналов , формирование синхросигналов про- 25 редачи (приема) тридцатидвухразр д- должаетс до тех пор, пока на первый ных слов данных. Разр ды 0-15 ши- вход элемента И 107 не поступает уп- ны 18 данных служат дп передачиThe synchronization unit 4 is triggered by the Start signal, which is fed to the input 23. It is applied to the single input of the trigger 105 and sets it to the single state. With a single signal at its output, the trigger 105 starts the generator 106, which begins the formation of sequences of clock signals, the formation of clock signals for transmitting (receiving) thirty-two times, continues for as long as the first data words. Bit 0-15 bus- element input 107 not received 18 data packs serve dp transmission
равл ющий сигнал Конец работы. После этого при поступлении на второй вход элемента И 107 очередного .так- тового импульса с выхода 108.3 формируетс управл ющий сигнал на нулевой вход триггера 105, который возвращаетс в исходное состо ние и снимает управл ющий сигнал с входа генератора 106. В результате этого генератор 106 прекращает вьщачу последовательностей тактовых импульсов.Equal Signal End of Work. After that, when the next pulse pulse from output 108.3 arrives at the second input element 107, a control signal is generated at the zero input of the trigger 105, which returns to its initial state and removes the control signal from the generator input 106. As a result, the generator 106 Stops sequence of clock pulses.
Регистр 5 адреса внешнего устройства предназначен дл записи и временного хранени адреса ВУ, с кото--i рым осуществл етс обмен данными.Register 5 of the address of the external device is intended for recording and temporary storage of the address of the slave with which the data is exchanged.
Регистр 6 управлени предназначен дл управлени работой устройства при приеме информации от внещних уст- ройств.Control register 6 is designed to control the operation of the device when receiving information from external devices.
Регистр 7 начала обмена служит дл формировани сигналов начала об- - мена данными внешним устройством.Register 7 of the beginning of the exchange is used to form the signals of the beginning of the exchange of data by an external device.
начальных адресов микропрограмм обмена . Разр ды 16 - 31 служат дл пе-the initial addresses of the exchange programs. The bits 16–31 serve for
30 редачи информации через блок 2 согласовани на вход-выход 25 устройства дл последующей записи в ОЗУ. Внутренн шина 19 данных предназначена дп передачи шестнадцати35 разр дных слов данных.30 information is transmitted through block 2 of matching to the input-output 25 of the device for subsequent writing to RAM. The internal data bus 19 is designed to transmit sixteen35 bit data words.
Устройство работает следующим образом.The device works as follows.
В исходном состо нии все регистры устройства наход тс в нулевом состоIn the initial state, all device registers are in the zero state.
40 нии. Функционирование устройства на чинаетс с приходом на вход 23 устройства сигнала пуска. В результате блок 4 синхронизации начинает формировать на выходе 38 три последова45 тельности тактовых импульсов, сдвинутых друг относительно друга.40 nii. The operation of the device begins with the arrival of the start signal to the input 23 of the device. As a result, synchronization unit 4 begins to form at the output 38 three sequences of clock pulses shifted relative to each other.
С приходом с входа 21 устройства (вход 21.1) блока 1 сигнала Требова ние обмена от ЦП на выход 28 устДешифратор 8 предназначен дл выдачи на своих выходах управл ющих сигналов дл записи адресов ВУ в регистры 5.1-5.К адреса ВУ и управлени блоками управлени обменом.With the arrival at device 21 (input 21.1) of signal 1, the exchange requirement from the CPU to output 28 of the descrambler 8 is designed to issue control signals at its outputs to write the addresses of the slave in registers 5.1-5. To the address of the slave and control the blocks of exchange control .
Мультиплексор 9 предназначен дл управлени прохождением слов данных из блоков управлени обменом к центральному процессору.Multiplexer 9 is designed to control the passage of data words from exchange control blocks to the central processor.
Коммутатор 10 предназначен дл - приема и коммутации сигналов информации от ВУ в зависимости от адреса ВУ.Switch 10 is designed to - receive and switch information signals from the slave, depending on the address of the slave.
Коммутатор 11 служит дл коммутации и вьщачи информации ВУ в зависимости от адреса ВУ.The switch 11 serves to switch and transmit the information of the slave depending on the address of the slave.
Блок 12 магистральных элементов предназначен дл формировани начального адреса микропрограммы обмена, поступающего t шины 18 ЦП.The block 12 of trunk elements is designed to form the initial address of the exchange microprogram, arriving t of the CPU bus 18.
Элементы И 13.1 - 13.К служат дп формировани сигналов синхронизации регистров 5.1 - 5.К соответственно.Elements And 13.1 - 13.K serve dp forming the synchronization signals of registers 5.1 - 5.K, respectively.
Мультиплексор 14 направлени обмена предназначен дл выбора информации из блоков управлени обменом о направлении передачи данных между ЦП и ВУ.The exchange direction multiplexer 14 is designed to select information from the exchange control units about the direction of data transmission between the CPU and the slave.
Элементы И 15 - 17 предназначены дл формировани управл ющих сигналов во врем выбора и настройки блоков ввода-вывода.Elements 15-17 are intended to form control signals during the selection and adjustment of I / O blocks.
Шина 18 данных ЦП служит дл пеначальных адресов микропрограмм обмена . Разр ды 16 - 31 служат дл пе-The data bus 18 of the CPU serves for the penal addresses of the exchange microprograms. The bits 16–31 serve for
30 редачи информации через блок 2 согласовани на вход-выход 25 устройства дл последующей записи в ОЗУ. Внутренн шина 19 данных предназначена дп передачи шестнадцати35 разр дных слов данных.30 information is transmitted through block 2 of matching to the input-output 25 of the device for subsequent writing to RAM. The internal data bus 19 is designed to transmit sixteen35 bit data words.
Устройство работает следующим образом.The device works as follows.
В исходном состо нии все регистры устройства наход тс в нулевом состо40 нии. Функционирование устройства начинаетс с приходом на вход 23 устройства сигнала пуска. В результате блок 4 синхронизации начинает формировать на выходе 38 три последова45 тельности тактовых импульсов, сдвинутых друг относительно друга.In the initial state, all the registers of the device are in the zero state. The operation of the device begins with the arrival of the start signal to the device input 23. As a result, synchronization unit 4 begins to form at the output 38 three sequences of clock pulses shifted relative to each other.
С приходом с входа 21 устройства (вход 21.1) блока 1 сигнала Требование обмена от ЦП на выход 28 уст50 ройства выдаетс сигнал Разрешение обмена. ЦП по сигналу РазрешениеWith the arrival from the device input 21 (input 21.1) of the signal 1 block The exchange request from the CPU to the output 28 of the device is given the exchange enable signal. Signal CPU Resolution
обмена выдает на вход 21 устройства (вход 21.2) блока 1 сигнал ПУС, по которому на выходе 32 БМУ 1 формиру- 55 етс микроопераци , поступающа на вход блока 2 согласовани и разрешающа прохождение информации (начального адреса ОЗУ ЦП) с входа 37.1 через блок 2 согласовани , вход-выход 33 блока 2 на вход-выход 25 устройства дл последующей записи в буферную зону ОЗУ. Одновременно на выходе 29 устройства формируютс микрооперации дл записи информации в буферную зону ОЗУ по тактовому импульсу Т, например , в чейку А,. В следующем цикле работы устройства по тактовЬму импульсу Tj на выходе 28 устройства формируетс микроопераци Конец обмена , сигнализирующа ЦП об окончании обмена данными. Аналогичным образом осуществл етс прохождение с входа 20 устройства на вход-выход 25 устройства информации о длине ; массива, управл ющего слова и константы 1 в буферную зону ОЗУ, например , в чейки А, А , и А; соответственно .the exchange gives to the input 21 of the device (input 21.2) of block 1, the CCP signal, according to which at output 32 of the BMU 1 a micro-operation is formed, which enters the input of the matching block 2 and allows the information (the starting address of the RAM of the CPU) to pass through input 37.1 through block 2 matching, input-output 33 of unit 2 to input-output 25 of the device for subsequent recording into the buffer zone of the RAM. At the same time, at the output 29 of the device, microoperations are formed for recording information into the buffer zone of the RAM by a clock pulse T, for example, in cell A ,. In the next cycle of operation of the device, a clock pulse Tj at the device output 28 is formed. A microoperation is generated. The end of the exchange signaling the CPU that the data exchange is complete. Likewise, length information is passed from device input 20 to device input / output 25; an array of control words and constants 1 to the buffer zone of the RAM, for example, cells A, A, and A; respectively.
После записи начального адреса (НА), длины массива (ДМ) и единицы в буферную зону ОЗУ аналогично производитс запись адреса внешнего устройства в чейку А буферной зоны ОЗУ, однако формировани микрооперации КМП на выходе 67 ПП 56 блока 1 микропрограммного управлени не проAfter the initial address (ON), array length (DM) and unit are written into the RAM buffer zone, the external device address is recorded in the A buffer zone of the RAM buffer zone, however, the formation of the KMP microoperation at the output 67 of the PC 56 of the firmware control unit 1 does not
ЛL
исходит, а осуществл етс формирование микроопераций на выходе 29 устройства по реализации микропрограммы выбора и настройки блока ввода-вывода (фиг. 6). Микроопераци КМП не формируетс одновременно с микрооперацией Конец обмена. На выходе 29 устройства формируютс микрооперации , осуществл ющие логическое умножение (фиг.6,символ 7) содержимого чейки Ag на содержимое чейки А при этом на вход 22 устройства поступает сигнал значени логического услови Признак результата (ноль или единица). В разр дах чейки А записаны единицы, если соответствующий блок ввода-вывода зан т обслуживанием внещнего устройства. Если операци логического умножени не вырабатывает сигнал признака результата , на вход 22 поступает нулевой сигнал и по очередной микрокоманде осуществл етс сдвиг единицы в старшие разр ды чейки признака зан тости блока ввода-вывода (фиг.6, символы 12, 13, 18, 19). Таким образом , производитс выбор определен- 55 ва в БВВ 3.1 происходит по тактовому ного блока ввода-вывода дл обмена импульсу Тэ. По тактовому импульсуproceeds, and the formation of micro-operations is performed at the output 29 of the device according to the implementation of the selection and setup microprogram of the I / O unit (Fig. 6). A microcooperative CML does not form at the same time as a microoperation. Microoperations are formed at the output 29 of the device, which carry out logical multiplication (Fig. 6, symbol 7) of the Ag cell contents onto the content of the A cell. At the same time, the signal of the logical condition value arrives at the device input 22 Sign of the result (zero or one). Units are recorded in the bits of cell A, if the corresponding I / O unit is occupied by servicing an external device. If the logical multiplication operation does not produce a signal of the result feature, the zero signal is received at the input 22 and the next microcommand shifts the unit to the higher bits of the busy sign cell of the I / O unit (Fig. 6, symbols 12, 13, 18, 19) . Thus, the selection of a certain value in the BWV 3.1 is performed via a clock I / O unit for the exchange of a pulse Te. By clock pulse
внещнимexternal
массивом слов данных с внещним уст- ,ройством. В случае зан тости всехarray of data words with external device, property. If all are busy
Т л на выходе 36.2 блока 1 формируетс микроопераци , котора по такто с fO T l at the output 36.2 of block 1 is formed a microoperation, which, according to the tact with fO
f5f5
2020
2525
блоков ввода-вывода на выходе 28 устройства формируетс сигнал прерывани центральному процессору, а на вы- ходе 67 ПП 56 (фиг. 2) формируетс .-( микроопераци КМП (фиг.6, символ 24). Если операци логического умножени вырабатьтает единичный сигнал значени логического услови на входе 22 устройства, то осуществл етс перепись начального адреса массива слов данных ОЗУ ЦП и счетчика длины массива из чеек А, и Aj буферной зоны ОЗУ в чейки А{ и А ОЗУ i-ro блока ввода-вывода, где ,К (фиг.6, символы 8, 14, 20). После этого по тактовому импульсу Т производитс запись выбранного внешнего устройства с входа-выхода 23 устройства в ре-, гистр 5. Предположим, что выбираетс первый блок ввода-вывода. По тактовому импульсу Т, на выходе 34 блока 1 формируетс код номера внешнего устройства , по которому на выходе 41.1 дешифратора 8.по вл етс единичный сигнал, поступающий на вход элемента И 1 3 .I / O blocks at the output 28 of the device, an interrupt signal is generated to the central processor, and at output 67 PP 56 (Fig. 2) is generated. - (microcooler KMP (Fig. 6, symbol 24). If a logical multiplication operation produces a single signal of the logical condition at input 22 of the device, the initial address of the array of data words of the RAM of the CPU and the array length counter from cells A and Aj of the buffer zone of the RAM into cells A {and A of the RAM of the i-ro I / O unit, where K ( 6, symbols 8, 14, 20.) After that, the clock pulse T is produced in The selected external device from the device input / output 23 to the registrar 5. Suppose that the first I / O unit is selected.According to the clock pulse T, the output 34 of the unit 1 generates the code of the external device number for which the output 41.1 of the decoder 8 This is a single signal that is input to an AND 1 3 element.
На выходе 33 блока 1 формируютс микрооперации обращени и адреса чейки AJ, по которым код адресаAt the output 33 of block 1, micro-operations of address and addresses of the AJ cell are formed, according to which the address code
внешнего устройства поступает иа вход-выход 25 устройства. По тактовому импульсу T,j на выходе элемента И 13.1 формируетс сигнал .синхронизации регистра 5.1, по которому про35 исходит запись адреса внешнего устройства с входа-выхода 25 устройства в регистр 5.1. После этого на входе 29 устройства формируютс микрооперации , производ щие запись результата логического умножени содержимого чеек Ag и А(фиг.6, символы 7, 13, 19), помещенного ранее в регистр общего назначени (РОН) операционного блока, в чейку Ag буферной зоны ОЗУ external device enters the input-output 25 of the device. The clock pulse T, j at the output of the element And 13.1 generates a signal for register register synchronization 5.1, through which the recording of the address of the external device from input-output 25 of the device to register 5.1 proceeds. After that, at the device input 29, microoperations are formed that record the result of the logical multiplication of the contents of the cells Ag and A (Fig. 6, symbols 7, 13, 19), previously placed in the general purpose register (RON) of the operation unit, into the cell Ag of the buffer zone Ram
45 (фиг.6, символы 10, 16, 22).45 (FIG. 6, symbols 10, 16, 22).
В дальнейшем происходит запись управл ющего слова из чейки ОЗУ с входа-выхода 25 устройства в БВВ 3.1 . Дл этого на вход блока 3.1 поступа50 ют сигналы микроопераций с выхода 36 блока 1, сигналы синхронизации с выхода 38 блока 4.синхронизации и управл ющий сигнал с выхода 41.1 дешифратора 8. Запись управл ющего сло40Further, the control word is written from the RAM cell from the input-output 25 of the device to the BVV 3.1. For this purpose, micro-operations signals from output 36 of block 1, synchronization signals from output 38 of the synchronization block 4. and a control signal from output 41.1 of the decoder 8 are sent to the input of block 3.1. Recording of the control layer 40
Т л на выходе 36.2 блока 1 формируетс микроопераци , котора по тактоустройства формируютс микрооперации, осуществл ющие проверку счетчика длины массива на ноль, Б случае передачи всех слов внешнему устройству на выходе 36 блока 1 формируетс микроопераци , перевод ща блок 3 ввода- вывода в исходное оосто ние (фиг.7,At the output 36.2 of block 1, a microoperation is formed, which is formed by microoperations at the clock, checking the array length counter to zero. In the case of transferring all words to an external device, the microoperation is formed at the output 36 of block 1, transferring the input / output unit 3 to 7 (Fig.7,
1913190422019131904220
вому импульсу Т поступает через эле- тивной пам ти (СП) внешнему устройст- менты И 15 и 16, на единичный вход ву (фиг. 7, символы 3,4 ). На выходе 29 регистра 7 начала обмена. На выходе 42.1 регистра 7 формируетс единичный сигнал, поступающий на вход коммутатора 11.1 и проход щий на выход 27.1 устройства, сигнализиру ВУ о начале обмена. Разрещающим сигналом дп прохождени информации через коммутатор 11.1 вл етс единичный сиг- fo символ 5). После этого на выходе нал на выходе регистра 5.1, так как 29 устройства формируютс микроопе- в регистре 5.1 записан код адреса рации, осуществл ющие исключение при- первого внешн его устройства. По так- знака зан тости БВВ 3.1 посредством товому импульсу Тз осуществл етс ус- вычеркивани единицы из соответст- тановка регистра 7 в исходное.(нуле- )5 вующего разр да чейки Ag. На еыходе вое) состо ние. Таким образом, осу- 28 устройства формируетс микроопе- ществл етс выбор и настройка блока раци Прерывание, а на выходе ввода-вывода.В дальнейшем бло к ввода-вы- 67 Ш1 56 блока 1 - микроопераци КМП вода осуществл ет автономную выдачу (фиг. 7, символ 6). слова данных внешнему устройству.На 20 выходе 67 ПП 56 блока 1 (фиг.2) формируетс микроопераци КМП. Устройство переходит в режим ожидани очередной за вка от ЦП по выбору и настройЕсли не все слова данных передаютс ВУ, То происходит формирование микроопераций на выходе 29 устройства , осуществл ющих запись начального адреса массива слов данных из чейкиThe main impulse T arrives through an elementary memory (SP) to an external device AND 15 and 16, at the single input of the woo (Fig. 7, symbols 3,4). At exit 29, register 7 start the exchange. At the output 42.1 of the register 7, a single signal is generated, which arrives at the input of the switch 11.1 and passes to the output 27.1 of the device, signaling the control unit that the exchange has started. The decoding signal dp for passing information through the switch 11.1 is a single signal symbol 5). After that, at the output of the output at the register 5.1, since 29 devices are formed by microopes, in the register 5.1 the code of the radio address is recorded, eliminating the first external device. By the sign of the employment of the BWV 3.1, by means of the to-do impulse Tz, the unit is crossed out from the corresponding register 7 to the initial (zero) 5th bit of the Ag cell. On the output state. Thus, the device is micro-paged to select and adjust the Interrupt unit, and to the I / O output. In the future, the I / O unit 67 W1 56 of the block 1 is a microcooperative microprocessor (KMP). 7, symbol 6). data words to the external device. At 20 output 67 of the PCB 56 of the block 1 (Fig. 2), a micro-operation KMP is formed. The device goes into standby mode for the next request from the CPU at the choice and tuning. If not all data words are transmitted to the VU, Micro-ops are formed at the output 29 of the device, recording the initial address of the data word array from the cell
ке очередного БВВ на автономную вы- 25 А, в счетчик начального адреса и фор- дачу слова данных внешнему устройст- мирование сигнала Требовани непос- ву. Если оказьшаетс , что все БВВ за- редственного доступа. Устройство н ты, то на выходе 28 устройства фор- переходит в режим ожидани сигнала мируетс сигнал прерывани централь- Разрешение непосредственного досту- ному процессору, а на выходе 67 ПП 56 30 па от ЦП (фиг. 7, символы 7-10). блока 1 формируетс микроопераци КМП (фиг.6, символ 24).next BVV to the autonomous output - 25 A, to the counter of the starting address and the data word form to the external arrangement of the Requirement signal for the rest. If it turns out that all BVV is of rare access. The device is on, then, at the output 28 of the device, the interrupt signal is centralized to the idle mode, allowing the direct access to the processor, and the output 67 of the PCB 56 30 pa from the CPU (Fig. 7, symbols 7-10). Block 1, a micro-optic CMP is formed (Fig. 6, symbol 24).
После выдачи слов данных БВВ 3.1- З.К на выходах 47.1 - 47.К формируютс единичные сигналы, которые пос- 35 Щие прохождение слова данных с входа TynajoT соответственно на входы 31.1 - 20 устройства через блок 2 согласо- 31.К БМУ 1. Данные сигналы возникают асинхронно по отношению к ЦП и друг к другу. При этом одновременно могут формироватьс несколько сигналов. БМУ 1 устанавливает приоритет между запросами от блоков управлени обменом таким образом, что в.любой момент времени обрабатываетс только один запрос на обслуживание.After issuing the data of the BVV 3.1-H.K data at the outputs 47.1–47. Single signals are generated that pass the data word from the TynajoT input to the inputs 31.1-20 of the device through block 2 according to 31. To the BMU 1. These signals occur asynchronously with respect to the CPU and each other. At the same time, several signals can be generated. BMU 1 sets the priority between requests from exchange control blocks such that at any one time only one service request is processed.
При поступлении на вход 31.1 БМУ 1 за вки от блока 3.1 начинаетс реализаци микропрограммы обслуживани Upon receipt at the input 31.1 of the BMU 1 application from block 3.1, the implementation of the service firmware begins
первого внешнего устройства. Алго- ( Функционирование устройства при ритм обслуживани внешнего устройст- 50 записи данных из внешнего устройства ва приведен на фиг. 7. На выходе 36.3 в ОП ЦП производитс следующим об- ВМУ I формируютс микрооперации, обе- разом. Слово данных от ВУ поступает спечивающие прохождение сигнала зна- в последовательном коде на вход 24 ка (направлени обмена) на вход 49 устройства. Код адреса внешнего уст- блока 1. Если на вход 49 блока 1 пос-55 ройства (например, первого ВУ) запи- тупает нулевой сигнал, то направле- сываетс в регистр 5 на все врем кие обмена данных соответствует пе- группового обмена, поэтому на выходе редаче массива слов данных из опера- регистра 5.1 присутствует единичныйfirst external device. Algo- (The operation of the device during the rhythm of servicing an external device for recording data from an external device is shown in Fig. 7. At output 36.3 in the CPU OP is performed as follows OBMAT I are formed by microoperations, in turn. The data word from the slave enters the signal is in the serial code to the input 24 ka (exchange direction) to the device input 49. The address code of the external unit is 1. If the input 49 of the unit 1 of the device (for example, the first slave) has a zero signal, then is sent to register 5 for the whole time pe- data corresponds to group communication, so the output soap has an array of data words from the register 5.1 is present operational unit
При приходе сигнала Разрешение непосредственного доступа на вход 21.3 блока 1 на выходе 32 блока 1 формируютс микрооперации, разрешаювани , шину 19 данных на вход блока 1.3 ввода-вывода. На выходе 41.1 дешифратора 8 и выходе 34 блока 1 фор40 мирзгютс микрооперации, о существ л - ющие запись слова данных и запуск блока 3.1 на автономную работу (фиг.7, символ 11). В дальнейшем на выходе 29 формируютс микрооперации,Upon the arrival of a signal. Direct access permission to input 21.3 of block 1 at output 32 of block 1 are formed by micro-operations, permitting data bus 19 to input of input 1.3 of I / O. At the output 41.1 of the decoder 8 and the output 34 of the block 1 for40, the microoperations are peacefully settled, and the data words and the launch of the block 3.1 for autonomous operation exist (Fig.7, symbol 11). Further, at the exit 29, micro-operations are formed,
45 осуществл к цие модификацию счетчиков длины массива, начального адреса и последующую их запись соответ- .ственно в чейки А и А, ОЗУ.45 carried out a modification of the array length counters, the starting address and their subsequent entry, respectively, into cells A and A, RAM.
устройства формируютс микрооперации, осуществл ющие проверку счетчика длины массива на ноль, Б случае передачи всех слов внешнему устройству на выходе 36 блока 1 формируетс микроопераци , перевод ща блок 3 ввода- вывода в исходное оосто ние (фиг.7,the devices are formed by micro-operations that check the array length counter to zero. In the case of transferring all the words to an external device at the output 36 of block 1, a micro-operation is formed, translating the input-output unit 3 to the initial state (Fig.7,
тивной пам ти (СП) внешнему устройст- ву (фиг. 7, символы 3,4 ). На выходе 29 символ 5). После этого на выходе 29 устройства формируютс микроопе- рации, осуществл ющие исключение при- знака зан тости БВВ 3.1 посредством вычеркивани единицы из соответст- вующего разр да чейки Ag. На еыходе 28 устройства формируетс микроопе- раци Прерывание, а на выходе 67 Ш1 56 блока 1 - микроопераци КМП (фиг. 7, символ 6). memory (SP) to an external device (Fig. 7, symbols 3,4). Output 29 symbol 5). After that, at the output 29 of the device, micro oper- ations are formed, which eliminate the sign of the employment of the BWV 3.1 by deleting a unit from the corresponding discharge of the Ag cell. On the device output 28, a micro-operation is interrupted, and at the output 67 Ш1 56 of block 1 - a micro-operation KMP (Fig. 7, symbol 6).
тивной пам ти (СП) внешнему устройст- ву (фиг. 7, символы 3,4 ). На выходе 29 символ 5). После этого на выходе 29 устройства формируютс микроопе- рации, осуществл ющие исключение при- знака зан тости БВВ 3.1 посредством вычеркивани единицы из соответст- вующего разр да чейки Ag. На еыходе 28 устройства формируетс микроопе- раци Прерывание, а на выходе 67 Ш1 56 блока 1 - микроопераци КМП (фиг. 7, символ 6). memory (SP) to an external device (Fig. 7, symbols 3,4). Output 29 symbol 5). After that, at the output 29 of the device, micro oper- ations are formed, which eliminate the sign of the employment of the BWV 3.1 by deleting a unit from the corresponding discharge of the Ag cell. On the device output 28, a micro-operation is interrupted, and at the output 67 Ш1 56 of block 1 - a micro-operation KMP (Fig. 7, symbol 6).
Если не все слова данных передаютс ВУ, То происходит формирование микроопераций на выходе 29 устройства , осуществл ющих запись начального адреса массива слов данных из чейкиIf not all data words are transmitted by a VU, then micro-ops are formed at the output 29 of the device, recording the initial address of the array of data words from the cell
А, в счетчик начального адреса и фор- мирование сигнала Требовани непос- редственного доступа. Устройство переходит в режим ожидани сигнала Разрешение непосредственного досту- па от ЦП (фиг. 7, символы 7-10). A, in the counter of the starting address and the formation of the signal Requirement of direct access. The device enters the signal standby mode. Direct access from the CPU (Fig. 7, symbols 7-10).
Щие прохождение слова данных с входа 20 устройства через блок 2 согласо- The passage of the data word from the input 20 of the device through block 2
При приходе сигнала Разрешение непосредственного доступа на вход 21.3 блока 1 на выходе 32 блока 1 формируютс микрооперации, разрешаюЩие прохождение слова данных с входа 20 устройства через блок 2 согласо- When a signal arrives Allowing direct access to input 21.3 of block 1 at output 32 of block 1, micro-operations are formed that allow the passage of the data word from input 20 of the device through block 2 according to
вани , шину 19 данных на вход блока 1.3 ввода-вывода. На выходе 41.1 дешифратора 8 и выходе 34 блока 1 формирзгютс микрооперации, о существ л - ющие запись слова данных и запуск блока 3.1 на автономную работу (фиг.7, символ 11). В дальнейшем на выходе 29 формируютс микрооперации,vani, bus 19 data to the input unit 1.3 I / o. At the output 41.1 of the decoder 8 and the output 34 of the block 1, micro-operations form, about the data words that exist in the recording and the start of the block 3.1 for autonomous operation (FIG. 7, symbol 11). Further, at the exit 29, micro-operations are formed,
осуществл к цие модификацию счетчиков длины массива, начального адреса и последующую их запись соответ- ственно в чейки А и А, ОЗУ.carried out a modification of the array length counters, the starting address and their subsequent recording, respectively, in cells A and A, RAM.
управл ющий сигнал, разрешающий прохождение битов слова данных (нулей или единиц) на единичный установочный вход регистра 6 (через коммутатор 10.1) и последзтощее прохождение информации на -вход блока 3.1. Автономный прием битов слова данных блоком 3.1 сопровождаетс выдачей с выхода 45.1 сигналов синхронизации через коммутатор 11.1 на выход 27.1 устройства. Одновременно перед приемом бит слова с выхода 44.1 блока 3.1 на нулевой установочный вход регистра 6 поступает единичный управл ющий сигнал, подготавлива регистр 6 к приему информации.control signal that permits the passage of data word bits (zeros or ones) to a single setup input of register 6 (through a switch 10.1) and the subsequent passage of information to the input of a block 3.1. The autonomous reception of data word bits by block 3.1 is accompanied by the release of synchronization signals from output 45.1 through switch 11.1 to output 27.1 of the device. At the same time, before receiving the bits of the word from output 44.1 of block 3.1, a single control signal arrives at the zero setting input of register 6, preparing register 6 for receiving information.
Рассмотрим функционирование устройства приема слова данных (фиг.7). Блок 3.1 выдает на вход 31 блока 1 запрос на обслуживание. Еди- ничный сигнал знака (направлени передачи данных) через мультиплексор 14 поступает на вход 49 блока 1. Еди ничньй сигнал на входе 49 соответствует записи данных в СП ЦП. После оп ределени направлени передачи данных производитс проверка счетчика массива слов данных (фиг.7, символ 1 ЕСЛИ не все слова данных переданы от ВУ, то производитс запись начально- го адреса массива слов данных из чейки ос , в счетчик начального адреса и формирование сигнала Требовани непосредственного доступа. Дл этого на выходе 29 устройства формируютс соответствующие микрооперации . Устройство переходит в режим ожидани сигнала РИД (фиг.7, символы 14-17).Consider the operation of the device receiving the data word (Fig.7). Block 3.1 issues a request for service to input 31 of block 1. A single sign signal (data transfer direction) through multiplexer 14 is fed to input 49 of unit 1. A single signal at input 49 corresponds to a data record in the CPU CPU. After determining the direction of data transmission, the counter of the array of data words is checked (Fig. 7, symbol 1 IF not all data words are transferred from the slave), then the initial address of the array of data words from the cell OC is written to the counter of the initial address and the signal is generated. direct access. For this purpose, the corresponding microoperations are formed at the output 29. The device enters the standby mode of the REED signal (Fig. 7, symbols 14-17).
При приходе сигнала на вход 21.3 блока 1 от ЦП на выходах 32 и 35 блока 1 формируютс микрооперации, разрешающие прохождение слова данных из блока 3.1, через мультиплексор 9 и блок 2 согласовани на вы- ход 20 устройства. Кроме того, на выходе 36 блока 1 форм фуютс микрооперации . Осуществл ющие запуск блока 3,1 на последующий автономный прием очередного слова данных от ВУ (фиг.7, символ 18). После запуска блока 3.1 на выходе 29 устройства формируютс микрооперации, производ щие модификацию счетчиков начального адреса и длины массива. When the signal arrives at the input 21.3 of block 1 from the CPU, at the outputs 32 and 35 of block 1 micro-operations are formed that allow the passage of the data word from block 3.1 through multiplexer 9 and block 2 of matching to the output 20 of the device. In addition, at the output 36 of the block 1 of the forms, micro-operations are being carried out. Carrying out the launch of block 3.1 for the subsequent autonomous reception of the next data word from the control unit (Fig. 7, symbol 18). After starting block 3.1, microoperations are formed at the output 29 of the device, modifying the initial address and array length counters.
Если все слова данных от ВУ переданы ЦП, то аналогичным образом осущест- вл етс выдача последнего слова данньрс из блока 3.1 через мультиплексор 9, блок 2 согласовани на выход 20 устройства и приведение блока ввода- вьгоода в исходное состо ние (фиг.7, символы 20-23). После этого производитс исключение признака зан тости соответствующего блока ввода-вывода, формируютс микрооперации Прерывание и Конец микропрограммы (фиг.7 символы 23,24).If all data words from WU are transmitted by the CPU, then the last word danns from block 3.1 is transmitted in the same way via multiplexer 9, matching unit 2 to the device output 20 and bringing the input unit back to its initial state (Fig.7, characters 20-23). After this, an exception is made to the sign of the occupation of the corresponding I / O block, micro-operations Interrupt and End of Microprogram are formed (Fig. 7, symbols 23,24).
Выбор и настройка других блоков ввода-вывода осуществл ютс аналогичным образом.The selection and configuration of other I / O units is done in a similar way.
Работа устройства прекращаетс с приходом на вход блока 4 синхронизации микрооперации с выхода 36.1 БМУ The operation of the device stops with the arrival at the input of the micro-operation synchronization unit 4 from the output 36.1 of the BMU
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864019106A SU1319042A1 (en) | 1986-01-31 | 1986-01-31 | Device for controlling and exchanging data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864019106A SU1319042A1 (en) | 1986-01-31 | 1986-01-31 | Device for controlling and exchanging data |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1319042A1 true SU1319042A1 (en) | 1987-06-23 |
Family
ID=21220493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864019106A SU1319042A1 (en) | 1986-01-31 | 1986-01-31 | Device for controlling and exchanging data |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1319042A1 (en) |
-
1986
- 1986-01-31 SU SU864019106A patent/SU1319042A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 964620, кл. G 06 F 13/12, 1982. Авторское свидетельство СССР № 1183980, кл. G 06 F 13/18, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2026218A (en) | Refresh timing in memory system | |
GB1581836A (en) | Cpu-i/o bus interface for a data processing system | |
JPS62131365A (en) | Multinode/data processing system | |
EP1388048B1 (en) | Storage system for use in custom loop accellerators | |
SU1319042A1 (en) | Device for controlling and exchanging data | |
GB1581838A (en) | I/o bus transceiver for a data processing system | |
SU1183980A1 (en) | Device for exchanging data between computer and subscribers | |
SU1277125A1 (en) | Device for exchanging data between electronic computer and using equipment | |
US4467413A (en) | Microprocessor apparatus for data exchange | |
US4755968A (en) | Buffer memory device controlled by a least recently used method | |
SU943736A1 (en) | Microprogram data processing system | |
SU1182528A1 (en) | Information input-output control device | |
SU1631542A1 (en) | Multimicroprogram control system | |
SU1226476A1 (en) | Interface for linking data transmission channels with computer | |
SU1381504A1 (en) | Microprogram controller | |
SU1559341A1 (en) | Arithmetic device with microprogram control | |
SU1734098A1 (en) | Device for interfacing computer with group of peripherals | |
SU1259276A1 (en) | Channel-to-channel adapter | |
SU1238088A1 (en) | Interface for linking computer with using equipment | |
SU1513436A1 (en) | Device for converting the formats of words of binary sequence | |
SU1594553A1 (en) | Computer to subscriber interface | |
SU1236492A1 (en) | Exchange channel of multicomputer complex | |
SU1481901A1 (en) | Serializer-deserializer | |
SU1425706A1 (en) | Device for computing the matrix of function | |
SU1589288A1 (en) | Device for executing logic operations |