SU1236492A1 - Exchange channel of multicomputer complex - Google Patents
Exchange channel of multicomputer complex Download PDFInfo
- Publication number
- SU1236492A1 SU1236492A1 SU843807854A SU3807854A SU1236492A1 SU 1236492 A1 SU1236492 A1 SU 1236492A1 SU 843807854 A SU843807854 A SU 843807854A SU 3807854 A SU3807854 A SU 3807854A SU 1236492 A1 SU1236492 A1 SU 1236492A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- group
- information
- trigger
- Prior art date
Links
Landscapes
- Exchange Systems With Centralized Control (AREA)
Abstract
Изобретение относитс к вычислительной технике. Цель изобретени заключаетс в расширении класса решаемых задач каналов обмена. В канал обмена многомапашного комплекса, со- держащий регистр текущего адреса данных , регистр текущего счетчика данных , регистр приема и выдачи информации , узел формировани синхроимпульсов , узел св зи с процессором, узел формировани микрокоманд, счетчик синхроимпульсов, введены три триггера режима работы, триггер формировани выходного сигнала Требование непосредственного доступа к пам ти, триггер, злементы И-ИЛИ-НЕ, элементы ИЛИ-НЕ, элементы И-НЕ, элементы Н 2 з.п. ф-лы. 7 ил. tc 00 а 4 со юThe invention relates to computing. The purpose of the invention is to expand the class of tasks of communication channels. In the exchange channel of the multi-aft complex, containing the register of the current data address, the register of the current data counter, the register for receiving and issuing information, the sync pulse shaping node, the communication node with the processor, the microinstruction shaping node, the sync pulse counter, three triggering modes are entered, the shaping trigger output signal Requirement of direct access to memory, trigger, elements AND-OR-NOT, elements OR-NOT, elements AND-NOT, elements H 2 Cp f-ly. 7 il. tc 00 a 4 soy
Description
1one
;1:и)бретение относитс к вычислительной технике, в частности к устройствам сопр сжени цифровых вычислительных мапмн, и может быть использовано при построении пычислительных систем.; 1: i) Breaching is related to computing, in particular, to devices for compressing digital computational files, and can be used in the construction of counting systems.
Целью изобретешг пл етс расширение класса решаемых задач,The purpose of the invention is the expansion of the class of tasks to be solved,
На фиг. 1 () представлена функциональна блок-схема канала, на фиг. 2-7 - временные диаграммы его работы.FIG. 1 () is a functional block diagram of the channel; FIG. 2-7 - time diagrams of his work.
Устройство содержит регистр 1 теку щего адреса данных, регистр 2 текущего счетчика данных (фиг. 1д), регистр 3 приема и вьщачи информации (фиг. 16), узел 4 формировани синхроимпульсов (фиг, 1а), состо щий из первого 5, второго 6, третьего 7 элементов НЕ, элемента И-КЕ 8, элемента ИЛИ-ffE 9, первого 10, второго 11, третьего 12, четвёртого 13 триггеров, узел 14 св эи с процессором (фиг. 1д), состо щий из первого 15, второго 16The device contains a register 1 of the current data address, a register 2 of the current data counter (Fig. 1e), a register 3 for receiving and transmitting information (Fig. 16), a sync pulse shaping unit 4 (Fig. 1a) consisting of the first 5, second 6 , third 7 elements NOT, element И-КЕ 8, element OR-ffE 9, first 10, second 11, third 12, fourth 13 flip-flops, node 14 connected to the processor (Fig. 1e), consisting of the first 15, second sixteen
последовательным кодом, шину 60 входа начала обмена последовательным кодом, вмну 61 входа задани режима работы, шину 62 входа признака начала обмена параллельным кодом, шину 63 входа признака вьщачи управл ющегоserial code, bus 60 of the input of the beginning of the exchange with a serial code, press 61 inputs of the operation mode setting, bus 62 of the sign of the beginning of the exchange of a parallel code, bus 63 of the input of the sign of the control
слова, шину 64 входа сигнала готовности к обмену параллельным кодом, шину 65 входа модификации адреса, ши10words, a 64 code readiness signal for exchanging a parallel code, an address modification input input bus 65, width 10
ну 66 входа вызова информационного слова первой магистрали св зи с процессором , шину 67 входа признака выдачи информационного слова, щину 68 входа признака конца обмена, шину 69 Jig вькода готовности устройства к обмену последовательным кодом, шину 70 выхода признака начала обмена параллельным кодом, шину 71 выхода сигнала конца группового обмена, шину 72 выхода сигнала Требование непосредственного доступа к пам ти (Тр.ВД), шину 73 выхода режима обмена, шину 74 выхода синхронизации обмена последовательным кодом, шину первой и третьего 17 мультиплексоров, узел 18 js магистрали 75 св зи с процессором, формировани микрокоманд (фиг. 1в), шину второй магистрали 76 св зи сWell, 66 inputs for calling the information word of the first communication line with the processor, bus 67 for sign of issuing the information word, bus 68 for sign of the end of the exchange, bus 69 Jig of the device readiness code for exchanging serial code, bus 70 for the sign of starting the exchange of parallel code, bus 71 output signal of the end of group exchange, bus 72 output signal Requirement of direct access to the memory (Tr. VD), bus 73 output of the exchange mode, bus 74 output of the synchronization of the exchange of the serial code, bus of the first and third 17 multiplex eXorov, node 18 js of the communication highway 75 with the processor, the formation of micro-commands (Fig. 1c), the bus of the second communication highway 76 with
2020
состо щий из регистра 19 сдвига, триггера 20 5шравлени , триггера 21 блокировки , первого 22, второго 23, третьего 24, четвертого 25 элементов И-НЕ, первого 26 и второго 27 элементов НЕ, счетчик 28 синхроимпульсов (фиг. 15), первый 29, второй 30 и третий 31 триггеры режима работы (фиг. 1г), триггер 32 требовани непосредственного доступа к пам ти (фиг. 1в), триггер 33 приема информации (фиг. 16), первый 34 (фиг. 16) восьмой 35 (фиг, 1г), четырнадца- тьй 36 (фиг. 1г), седьмой 37(фиг.1д), шестой 38 (фиг. 1в), тринадцатый 39 (фиг. 16), двенадцатый 40 (фиг. 1в), и третий 41 (фиг. 1в) элементы И-НЕ группы, четвертый 42 (фиг. 1в), первый 43 и второй 44 (фиг. 1г) элементы НЕ группы, первый 45 (фиг. 1а) и второй 46 (фиг. 16) элементы НЕ группы, второй элемент ИЛИ-НЕ 47 группы (фиг. 1в), п тнадцатый 48 четвертьй 49, п тый 50 (фиг. 1а), одиннадцатьА 51 (фиг. 1з), дес тый 52 и дев тый 53 (фиг. 1г) элементы К-НЕ группы, третий 54 (фиг. 1в) и п тый 55 (фиг. 1г) элементы НЕ группы, первый элемент ШЖ-НЕ 56 группы (фиг. 1в), шину 57 информационного последовательного кода, шину 58 информационного последовательного кода,{ шину 59 входа синхронизации обмена /consisting of the shift register 19, the 5frame trigger 20, the lock trigger 21, the first 22, the second 23, the third 24, the fourth 25 AND-NOT elements, the first 26 and the second 27 NO elements, the counter 28 clock pulses (Fig. 15), the first 29 , the second 30 and the third 31 trigger modes (Fig. 1d), the trigger 32 demands direct access to the memory (Fig. 1c), the trigger 33 receiving information (Fig. 16), the first 34 (Fig. 16) eighth 35 (Fig , 1d), fourteen 36 (Fig. 1d), seventh 37 (figd), sixth 38 (fig. 1c), thirteenth 39 (fig. 16), twelfth 40 (fig. 1c), and the third 41 ( Fig. 1c) elements of AND-NOT groups s, the fourth 42 (fig. 1c), the first 43 and the second 44 (fig. 1d) elements of the NOT group, the first 45 (fig. 1a) and the second 46 (fig. 16) elements of the NOT group, the second element OR-NOT 47 groups (Fig. 1c), fifteenth 48 quarter 49, fifth 50 (fig. 1a), eleven A 51 (fig. 1h), tenth 52 and ninth 53 (fig. 1d) elements of the K-NE group, the third 54 ( Fig. 1c) and Fifth 55 (Fig. 1d) elements of the NOT group, the first element of the ShJ-NOT 56 group (Fig. 1c), bus 57 information serial code, bus 58 information serial code, {bus 59 input synchronization exchange /
1236492 . 21236492. 2
последовательным кодом, шину 60 входа начала обмена последовательным кодом, вмну 61 входа задани режима работы, шину 62 входа признака начала обмена параллельным кодом, шину 63 входа признака вьщачи управл ющегоserial code, bus 60 of the input of the beginning of the exchange with a serial code, press 61 inputs of the operation mode setting, bus 62 of the sign of the beginning of the exchange of a parallel code, bus 63 of the input of the sign of the control
слова, шину 64 входа сигнала готовности к обмену параллельным кодом, шину 65 входа модификации адреса, шиwords, a 64 code readiness signal for exchanging a parallel code, an address modification input input bus 65, bus
процессором, шины магистрали 77 информационного входа обмена параллельным кодом,-шины 78 входа общего сброса , шину 79 сигнала Логический ноль, шины 80 и 81 первого и второго тактовых входов устройства (сигналы Такт 1 и Такт 2, фиг, 1д).processor, bus bus 77 information exchange of the parallel code, bus 78 of the common reset, signal bus 79 Logical zero, bus 80 and 81 of the first and second clock inputs of the device (signals Tact 1 and Tact 2, fig, 1e).
Устройство работает следующим образом .The device works as follows.
Обмен информа.цией между -периферийным устройством (ПУ1, ПУ2) и каналом обмена многомашинного комплекса (КОМК) осуществл етс в двух режимах: обмен с ПУ1 в последовательном коде, дри котором настройка на обмен осуществл етс ПУ1, и обмен с ПУ2 в параллельном коде, при котором настройка на обмен осуществл етс центральным процессором (ЦП),The exchange of information between the peripheral device (PU1, PU2) and the multimachine complex exchange channel (COMC) is carried out in two modes: exchange with PU1 in a serial code, which is tuned to the exchange PU, and exchange with PU2 in a parallel code wherein the exchange setting is performed by a central processing unit (CPU),
Режим задаетс управл юш м потенциальным сигналом Режим работы, подаваемым на шину 61,:The mode is set by the control of a potential signal. The mode of operation applied to the bus 61:
Дл рассматриваемого случа низкий уровень потенциального сигнала на пш- не 6 организует режим обмена в параллельном коде. При этом, присутст- в лощий на шине 61 пр мой и инвертированный элементом НЕ 43 потенциальный сигнал Режим работы поступает соответственно на входы элементов И- ИЛИ-НЕ 45 и 46 и переключает элемент И-ИЛИ-НЕ 45 в режим приема сигнала Признак начала обмена с ПУ2For the case in question, the low level of the potential signal at pin 6 organizes the exchange mode in parallel code. At the same time, the potential signal present on bus 61 is a potential signal that is inverted by an element NOT 43. The operating mode arrives respectively at the inputs of the AND-OR-NOT 45 and 46 elements and switches the AND-OR-45 element to the signal receiving mode. with PU2
(ПНОПУ2) с шины 62, а элемент И-ЙЛИ- НЕ 46 - в режим приема сигнала Выдача управл ющего слова (ВУС) с шины 63. Кроме того, сигнал Режим работы , поступающий на входы элемен- 5 тов И-НЕ 34, 39, 41 и 49, а также управл ющие входы мультиплексоров 16 и 17, организует высокий уровень сигнала на выходах указанных элементов , и переводит мультиплексор 16 в режим приема информации с шин магистрали 77, а мультиплексор 17 - в режим приема информации с шин магистрали 76 магистрали св зи с процессором , йнвертированньй элементом НЕ 43 потенциальный сигнал Режим работы, поступающий на входы элементов И-НЕ 38 и 50, разрешает прохождение сигнала Готовность ПУ2 (ГПУ2) с шины 64 через элемент И-НЕ 38 на установоч- ный вход триггера 32. Обмен информа- цией между КОМК 2 и ПУ2 в параллельном коде осуществл етс в темпе выполнени диаграмм записи информации в ПУ2 и чтени информации из ПУ2, представленных соответственно на фиг. 2 и фиг. 3.(PNPU2) from the bus 62, and the element Y-YLI NOT 46 - to the mode of receiving a signal. Issuing a control word (VUS) from the bus 63. In addition, the signal Operating mode, coming to the inputs of the elements 5 AND 34, 39, 41 and 49, as well as the control inputs of multiplexers 16 and 17, organizes a high signal level at the outputs of these elements, and switches multiplexer 16 to receive information from the bus 77, and multiplexer 17 to receive information from the bus 76 communication lines with the processor, the inverted element is NOT 43 a potential signal piping to the inputs of the AND-HEY elements 38 and 50 allows the passage of the Ready 2 signal (GPU2) from the 64 bus through the I-NE 38 element to the set trigger input 32. The exchange of information between the COM 2 and the PU 2 in the parallel code is at the rate of execution of the charts for recording information in PU2 and reading information from PU2, represented respectively in FIG. 2 and FIG. 3
После подачи на шину 78 сигнала Общий сброс (ОС) устройство переводитс в исходное состо ние, при ко-30 тором триггеры 20 и 32 устанавливаютс в исходное состо ние. При этом, выходной сигнал триггера 20 переводит по управл ющему входу регистр 19 сдвига, например, четырехразр дный 35 в режим записи параллельного кода. Низкий уровень на выходе триггера 32 соответствует отсутствию сигнала Тр.НД.After a signal is sent to the bus 78, the Master Reset (OS) is reset to the initial state, with which the triggers 20 and 32 are reset. At the same time, the output signal of the trigger 20 switches the shift register 19, for example, four-bit 35 to the parallel code recording mode, by the control input. A low level at the output of the trigger 32 corresponds to the absence of the Tr. NN signal.
Кроме того, обнул ютс счетчик 28 40 и регистры 1 и 2. Образующийс при этом высокий уровень выходного сигнала переполнени счетчика 2 поступает на выходы элементов И-НЕ 37, 51 и 52 и разрешает трансл цию процессорного 45 сигнала Конец обмена (КОБМ) с шины 68 через элементы НЕ 54, элементы И-НЕ 51, ИЛИ-НЕ 56 и И-НЕ 50 в шину 70 на ПУ2 сигнала ПНОПУ2, прохождение сигнала Модификаци адре- 50 са (МА) шины 65 через элемент И-НЕ 37 на информационный вход последовательного кода регистра 2, прохождение сигнала Тр.НД с выхода триггера 32 через 52 в шину 72.55In addition, the counter 28 40 and registers 1 and 2 are zeroed. The resulting high output level of the overflow signal of counter 2 arrives at the outputs of the AND-NE elements 37, 51 and 52 and enables the transmission of the processor 45 signal to the end of the exchange (CSM) from the bus 68 through the elements NOT 54, the elements AND-NOT 51, OR-NOT 56 and AND-NOT 50 to the bus 70 on the PU2 of the PNOUP2 signal, signal passing Modification of the address 50 (MA) of the bus 65 through the AND-NOT element 37 to the information input sequential code of register 2, the passage of the signal Tr. NN from the output of the trigger 32 through 52 into the bus 72.55
Посто нно присутствующий на информационных входах регистра 19 па- раллельньй код 0001 записываетс Constantly present on the information inputs of the register 19 parallel code 0001 is recorded
ЛL
синхронизирук цим сигналом Такт 1 с шины 80 и организует по вление на выходах кода 0001.Synchronizing with the signal Tact 1 from bus 80 and organizing the appearance at the outputs of code 0001.
При этом на входы элементов И-НЕ 22-24 поступает сигнал низкого уровн (логический ноль) и блокирует выработку указанными элементами микрокоманд управлени работой КОМК.At the same time, the inputs of the NAND elements 22-24 receive a low-level signal (logical zero) and block the production by these elements of micro-commands to control the operation of the CLAC.
На вход элемента И-НЕ 25 и информационный вход последовательного кода регистра 19 с выхода четвертого разр да поступает сигнал высокого уровн (логическа единица).The input element AND-NOT 25 and the information input of the serial code of register 19 from the output of the fourth bit receive a high level signal (logical unit).
При записи информации в ПУ2 и чтении информации из ПУ2 ЦП вырабатывает сигнал Пуск ПУ2 (начало обмена которьй поступает в ПУ2 по шине 62 и производит сброс триггера 20 через элемент И-ИЛИ-НЕ 45.When writing information to PU2 and reading information from PU2, the CPU generates a signal for Starting PU2 (the start of the exchange of which enters PU2 via bus 62 and resets trigger 20 via the AND-OR-NE 45 element.
При этом регистр 19 переводитс выходным сигналом низкого уровн триггера 20 в режим сдвига, а выходной сигнал низкого уровн триггера 21 блокирует на элементе И-НЕ 52 выдачу на шину 72 выходного сигнала Тр.ВД После выдачи сигнала Пуск ПУ2 Ц в темпе вьшолнени временньк диаграм обмена выставл ет на шины магистрали 76 три управл ющих слова (УС1, УС2 и УСЗ), которые содержат настроечную информацию дл ПУ2 и КОМК и со ровождаютс управл юш ми сигналами Вьщача УС, поступающими в ПУ2 и КОМК по шине 63.In this case, the register 19 is transferred by the output signal of the low level of the trigger 20 to the shift mode, and the output signal of the low level of the trigger 21 blocks on the I-HE element 52 the output to the bus 72 of the output signal Tr.VD After the start signal is issued, the PU2C starts up in the temporal exchange pattern Exposes three control words (US1, US2, and HSS) to the bus 76 of the bus, which contain the tuning information for PU2 and KOMK and are matched with control signals of USP received by PU2 and KOMK via bus 63.
Первое настроечное управл ющее слово УС1 содержит признак направлени обмена (запись в ПУ2 или чтение из ПУ2), представл емый нулем или единицей в вьщеленном дл него разр де СУ1.The first configuration control word US1 contains a sign of the direction of the exchange (writing to PU2 or reading from PU2), represented by a zero or one in the bit1 of the SS1 assigned to it.
Признак направлени обмена, представл емый единицей (высокий уровень напр жени ) в УС1, выдаетс из ЦП при записи информации в ПУ2.An indication of the direction of the exchange, represented by a unit (high voltage) in US1, is issued from the CPU when writing information to the CU2.
Второе настроечное управл ющее слово УС2 содержит код начального адреса чейки запоминающего устройстваThe second control control word US2 contains the code of the starting address of the memory cell.
Третье настроечное управл ющее слово УСЗ содержит код количества информационных слов (НС), которым предстоит текущий обмен.The third configuration control word HSS contains the code for the number of information words (NN) that are to be exchanged.
Сигналы Вьщача УС поступают с шины 63 на синхронизирующий вход регистра 19 узла IS формировани микрокоманд через элемент И-РШИ-НЕ 46 .При этом, первый сигнал Вьвдача -УС, со- провождак ций УС1, организует по вление сигнала высокого уровн (логичесThe signals of the CS input come from the bus 63 to the synchronization input of the register 19 of the IS node of the formation of micro-commands via the AND-RSHI-NE 46 element. At the same time, the first signal, Output of the ACC, accompanied by US1, organizes the appearance of a high-level signal (logical
кой единицы) на выходе первого разр да и сигнала низкого уровн (логического нул ) на выходе четвертого разр да регистра 19 сдвига. Образованный таким образом на выходах первого, , второго, третьего и четвертого разр дов регистра 19 код 1000 поступает на входы соответственно элементов И-НЕ 22-25 и разрешает прохожде- ние сигнала 2 с шины 81 на выход элемента Й-НЕ 22.unit) at the output of the first bit and the low level signal (logical zero) at the output of the fourth bit of the shift register 19. Thus formed at the outputs of the first, second, third and fourth bits of register 19, code 1000 enters the inputs of the AND-NOT elements 22-25, respectively, and permits the passage of signal 2 from bus 81 to the output of element Y-NOT 22.
Второй сигнал Вьодача УС, сопро- вождаю а1ий УС2, организует по вление сигнала высокого уровн (логической единицы) на выходе второго разр да и сигнала низкого уровн (логическог нол ) на выходе первого разр да регистра 19, Образующийс на выходах регистра 19 код 0100 блокирует про хождение сигнала Такт 2 с шины 81 через элементы И-НЕ 22 и 24 и разрешает прохождение сигнала Такт-2 через элемент И-НЕ 23.The second signal, the CS assignment, accompanying aa US2, organizes the appearance of a high level signal (logical unit) at the output of the second bit and a low level signal (logical zero) at the output of the first register bit 19, the code 0100 forming at the register 19 outputs the passage of the Tact 2 signal from the bus 81 through the AND-HEY elements 22 and 24 and allows the passing of the Tact-2 signal through the IS-HEY element 23.
Третий сигнал Вьздача УС, сопро- вождающий УСЗ, организует по вление сигнала высокого уровн (логической единицы) на выходе третьего разр да и сигнала низкого уровн (логического нул ) на выходе второго разр да регистра 19. Образук цийс на выходах регистра 19 код 0010 блокирует прохождение сигнала Такт 2 с шины 81 через элементы И-НЕ 22 и 23 и разрешает прохождение сигнала Такт 2 через элемент И-НЕ 24, Инвертирован- ный сигнал Такт 2, поступающий с выхода элемента И-НБ 24, устанавливает триггер 20 в единичное состо ние . Высокий уровень выходного сигнала триггера 20 переводит регистр 19 в режим записи параллельного кода, при котором, как указьгоалось на выходах регистра 19 образуетс блокируюпщй элементы И-НЕ 22-24 и разрешающий прохождение сигнала Такт 1 с шины 80 через элемент И- НЕ 25. Инвертируюнщй сигнал Такт 1 поступающий с выхода элемента И-НЕ 25 устанавливает триггер 21 в единичное состо ние, при котором вькодной сиг- нал высокого уровн триггера 21 разрешает через элемент И-НЕ выдачу на шину 72 выходного сигнала Тр.НД.The third exit signal of the MS, which accompanies the HSS, organizes the appearance of a high level signal (logical unit) at the output of the third bit and a low level signal (logical zero) at the output of the second bit of register 19. The code 0010 blocks the output of the register 19 outputs. passing the signal Tact 2 from the bus 81 through the elements AND-NOT 22 and 23 and permits the passage of the signal Tact 2 through the element IS-NOT 24, the inverted signal Tact 2, coming from the output of the element I-NB 24, sets the trigger 20 to one the The high level of the output signal of the trigger 20 translates the register 19 into the parallel code recording mode, in which, as indicated at the outputs of the register 19, the blocking element IS-NOT 22-24 is formed and allowing the signal to pass Tact 1 from the bus 80 through the element IS-NOT 25. Inverted The signal Tact 1 coming from the output of the element AND-NOT 25 sets the trigger 21 to one state, in which the high-level trigger signal 21 allows the output signal Tr. NN to the bus 72 via the AND-NOT element.
Выходные сигналы элементов И-НЕ 22 24 вл ютс соответственно первой, второй и третьей микрокомандами (Ж1, МК2, МКЗ), управл ющими работой КОЖ.The output signals of the AND-HE elements 22 24 are, respectively, the first, second, and third micro-commands (G1, MK2, MKZ) controlling the operation of the COL.
5five
, 5 , five
00
Перва МК1, втора МК2 и треть МКЗ микрокоманды вырабатываютс узлом 18 в те моменты времени, когда Щ в темпе выполнени временных диаграмм обмена выставил на пгины магистрали 76 соответственно первое УС1, второе УС2 и .третье УСЗ управл ющие слова, МК1 осуществл ет обнуление регистров 1 и 2 и стробирует запись информации о направлении обмена, поступающей на входы триггера 29 с шин магистрали 76 через мультиплексор 17 узла св зи с процессором. Втора микрокоманда стробирует код начального адреса чейки запоминающего устройства, поступающего на информационные входы параллельного кода регистра 1 из шин магистрали 76 через мультиплексор 17, треть микрокоманда стробирует запись кода количества информационных слов текущего обмена, поступающего на информационные входы параллельного кода регистра 2 из шин магистрали 76 через мультиплексор 17.The first MK1, the second MK2, and the third MKZ microcommands are produced by node 18 at those times when U at the rate of execution of the exchange timing diagrams put the first US1, the second US2 and the third HSS control words on the pins 76, respectively, the MK1 clears the registers 1 and 2, and gates the recording of information about the direction of exchange coming to the inputs of the trigger 29 from the buses of the trunk 76 through the multiplexer 17 of the communication node with the processor. The second micro-command gates the code of the starting address of the memory cell arriving at the information inputs of the parallel register code 1 from the trunk bus 76 via multiplexer 17, a third micro-command gates writing the code of the number of information words of the current exchange coming from the information inputs of the parallel register code 2 from the bus bus 76 through multiplexer 17.
Кроме того, МКЗ поступает в ПУ2 по шине 70 через элемент НЕ 27, элемент И-НЕ 40 элемент ИЛИ-НЕ 56 и элемент И-НН 50.In addition, the MKZ enters the PU2 via the bus 70 through the element NOT 27, the element AND-NOT 40, the element OR-NOT 56 and the element AND-HH 50.
Временна диаграмма работы узла 18 формировани микрокоманд представлена на фиг. 4.The timing diagram of the operation of the micro-command generation unit 18 is shown in FIG. four.
Управл ющий сигнал, вырабатываемьй КОМК в шине 70, вл етс Признаком начала обмена с ПУ2 (ПНО ПУ2) и свидетельствует о готовности КОМК к обмену с ПУ2.The control signal generated by the KOMK in the bus 70 is a sign of the beginning of the exchange with the PU2 (PNO PU2) and indicates the readiness of the COMC for the exchange with the PU2.
В ответ на сигнал ПНО ПУ2 ПУ2 вырабатывает сигнал Готовность ПУ2, поступающий на шину 64 после завершени ПУ2 подготовки к обмену и пе- ревод )ций триггер 32 в единичное состо ние , соответствующее выдаче сигнала Тр.НД. In response to the PNO signal PU2, PU2 generates the Readiness signal of PU2, which arrives on the bus 64 after the completion of the exchange preparation PU2 and translates the trigger 32 into a single state corresponding to the output of the Tr. NP signal.
Высокий уровень вьпкодного сигнала триггера 32 вырабатывает на выходе элемента И-НЕ 52 сигнал Требование непосредственного доступа к пам ти, поступающ1;1Й на шину 72 и элемент НЕ 53 па вход элемента И-НЕ 53.The high level of the trigger signal 32 triggers a signal at the output of the AND-NOT 52 signal. The request for direct access to the memory arrives 1; 1Y on the bus 72 and the element NOT 53 on the input of the element IS-NOT 53.
При записи информации в ПУ2 высокий уровень выходного сигнала триггера 29 разрешает формирование на выходе элемента И-НЕ 53 сигнала Запись в ПУ, поступающего на шину 73 после прохождени МК1.When recording information in PU2, a high level of the output signal of the trigger 29 permits the formation of a signal at the output of the NAND 53 signal Record in the PU received on the bus 73 after the passage of the MK1.
В ответ на выходные управл кщие сигналы устройства Требование непос редственного доступа к пам ти и ЗаIn response to output control signals of the device, the requirement of direct memory access and
пись в ПУ ЦП производит считывание информации, содержащейс в регистре 1 через мультиплексор 15 и шины магистрали 75, а затем выставл ет на шины магистрали 76 первое информационное слово ИС1, которое сопровождаетс управл ющими сигналами Вьща- ча ИС, Модификаци адреса, Конец обмена, поступающими в темпе выполнени временной диаграммы обмена (фиг. 2) соответственно на щины 67, 65 и 68,Writing to the CPU CPU, the information contained in register 1 is read through multiplexer 15 and trunk buses 75, and then exposes the first information word IC1, which is accompanied by control signals, the IP, Address modification, End of exchange, incoming at the pace of execution of the exchange timing diagram (Fig. 2), respectively, at lines 67, 65 and 68,
Сигнал Вьщача ИС стробирует запись ИС в ПУ2 и в режиме обмена ПУ2 с КОМК последним не используетс . Сиг нал Модификаци адреса, поступающий с шины 65 на информационный вход регистра 1, а через элемент И-НЕ 37 на информационный вход регистра 2 увеличивает на единицу содержащиес в них коды. Сигнал Конец обмена, поступающий из ЦП по шине 68, переводит по сбросовому входу триггер 32 в нулевое состо ние. При этом низкий уровень сигнала, образуюш;ийс на выходе триггера 32, блокирует вьщачу сигнала Тр.НД н шину 72 и разрешает через элемент НЕ 55 вьщачу сигнала Запись в ПУ на шину 73.The Vschacha IC signal gates the recording of the IC in PU2 and in the exchange mode PU2 with KOMK is not used last. The address modification signal sent from the bus 65 to the information input of register 1, and through the IS-NOT element 37 to the information input of register 2, increases by one the codes contained in them. The End of Exchange signal, arriving from the CPU via the bus 68, drives the trigger 32 to the zero state via the reset input. At the same time, the low level of the signal, forming the ICS at the output of the trigger 32, blocks the signal of Tr.ND on the bus 72 and allows through the element NOT 55 the signal to Write to the bus 73.
Сигнал Конец обмена, поступающий из ЦП на шину 68, транслируетс на шину 70 и инициирует дальнейший обмен с ПУ2 как это указывалось.The End Of Exchange signal, arriving from the CPU on the bus 68, is transmitted to the bus 70 and initiates a further exchange with PU2 as indicated.
При записи в ПУ2 последнего ИС текущего обмена регистр 2 переполн етс при поступлении по шине 65 импульсного сигнала Модификаци адреса. При этом на выходах Р1 и Р2 регистра 2 образуетс соответственно им- пульсньм и потенциальный вькодные сигналы переполнени .When the last exchange IC of the current exchange is written to PU2, register 2 overflows when a pulse signal arrives on bus 65. Modification of the address. At the same time, at the outputs P1 and P2 of register 2, impulse and potential overflow signals are generated, respectively.
Причем низкий уровень выходного потенциального сигнала на выходе Р2 образуетс одновременно с вьщачей фаднего фронта импульсного сигнала на выходе Р1 и поступа через элемент И-НЕ 51 на вход элемента ИЛИ- НЕ 56 блокирует выдачу сигнала нак начала обмена с ПУ2.на шину 70. Выходной импульсный сигнал переполнени регистра 2, поступающий с выхо- да.Р1 на шину 71 и далее в 1Щ, вл етс сигналом Конец группового обмена (КГО). При получении из КОМК сигнала КГО Щ1 формирование сигнала Конец обмена ИС не производит. Вследствие этого КОМК прекращает выдачу в ПУ2 сигналов Признак началаMoreover, the low level of the output potential signal at the P2 output is formed simultaneously with the rising edge of the pulse signal at the P1 output and entering through the AND-NE 51 element to the input of the OR-56 element blocks the output of the signal from the start of the exchange with PU2. the register 2 overflow signal, coming from the output. P1 to the bus 71 and later in the 1G, is the End Of Group Exchange (CLC) signal. Upon receipt of the signal of the CLL Shch1 from the KOMK, the formation of the signal does not produce the end of the exchange. As a result, KOMK stops issuing signals to PU2 Sign of the beginning
10ten
1515
2020
5five
00
5five
00
5five
00
5five
обмена, и, таким образом, дальнейший обмен прекращаетс . Кроме того, сигнал КГО переводит в исходное состо ние счетчик 28 и триггер 32, после чего схема устройства оказьша- етс переведенной в исходное состо ние , аналогичное описанному после подачи сигнала Общий сброс, за исключением состо ни регистра 1.exchange, and thus further exchange stops. In addition, the CLL signal returns to the initial state the counter 28 and the trigger 32, after which the device circuit returns to the initial state, similar to that described after the General reset signal, except for register 1.
Обнуление регистров 1 и 2 в устройстве производитс аппаратно перед записью.в них информации при каждом последующем обмене. Поэтому обнуление последних после обмена не требуетс и не производитс .The resetting of registers 1 and 2 in the device is performed by the hardware before recording information in them at each subsequent exchange. Therefore, zeroing of the latter after the exchange is not required and is not performed.
При чтении информации из ПУ2 низкий уровень выходного сигнала триггера 29 через элемент И-НЕ 53 после прохождени микрокоманды МК1 запрещает формирование на выходе последнего сигнала Запись в ПУ. Высокий уровень сигнала, поступающего при этом с выхода элемента И-НЕ 53 на шину 73, вл етс признаком работы КОЖ в режиме Чтение из ПУ2.When reading information from PU2, the low level of the output signal of the trigger 29 through the AND-HE element 53 after the passage of the microcommand MK1 prohibits the formation of the output of the last signal in the PU. The high level of the signal, which comes from the output of the element IS-HE 53 to the bus 73, is a sign of the operation of the LEATHER in the reading mode from PU2.
В ответ на сигнал ПНО ПУ2 в режиме чтени ПУ2 выставл ет слово ин- формащ1и на шины магистрали 77, стро- биру его сигналом Готовность ПУ2 по шине 64. Сигнал Готовность ПУ2 вызывает по вление на шине 72 упра;в- л клцего сигнала Тр.НД, как это указывалось дл режима записи информации в ПУ2.In response to the PNO signal PU2 in the read mode, PU2 exposes the information word to the bus 77, building it with the Readiness PU2 signal on the bus 64. The Readiness PU2 signal causes the appearance of the control 72 on the bus; in the CLT signal Tr. ND, as indicated for the recording mode information in PU2.
В ответ на выходе управл ющие сигналы устройства Тр.НД и Чтение из ПУ2 Щ1 производит считывание через мультиплексор 15 информации, содержащейс в регистре 1 аналогично описанному режиму записи в ПУ2. Затем ; ЦП вырабатывает управл ющие сигналы Выход ЙС, Модификаци адреса ,И Конец обмена ИС, поступающие в темпе вьшолнени диаграммы обмена (фиг.З соответственно на шины 66, 65 и 68. Сигнал Вызов ИС поступает с шины65 на управл 10П91й вход мультиплексора 15 и переводит последний в режим трансл ции выходной информации ПУ2 в ЦП.In response to the output, the control signals of the device Tr.ND and Read from PU2, Shch1, read through the multiplexer 15 information contained in register 1 in the same way as the described write mode in PU2. Then; The CPU generates control signals, the output of the JC, the modification of the address, and the end of the exchange of ICs, which arrive at the rate of the exchange pattern (FIG. 3, respectively, on buses 66, 65 and 68. The signal to call the IC comes from the bus 65 to the control 10P91 input of the multiplexer 15 and translates the last in the translation mode of the output information PU2 in the CPU.
По сигналу Конец обмена ИС КОМК, аналогично описанному дл режима писи в ПУ2, прекращает выдачу в ЦП по шине 72 выходного сигнала Тр.НД, а ПУ2 инициирует дальнейший обмен с ЦП путем подстановки на магист- . раль 77 КОМК следующего ИС, а на шину 64 КОМК сигнала Готовность ПУ2.On a signal, the end of the exchange of the IP COM, similarly to that described for the write mode in PU2, stops the output to the CPU via the bus 72 of the output signal Tr.ND, and PU2 initiates a further exchange with the CPU by substituting for the magistr-. RAL 77 KOMK of the next IC, and on bus 64 KOMK of the Signal Readiness PU2.
При чтении из ПУ2 последнего ИС регистр 2 переполн етс сигналом Модификаци адреса, при этом аналогично описанно1 у дл режима записи в ПУ2, КОЖ вырабатывает на шине 70 сигнал Конец группового обмена, по которому дальнейший обмен с ЦП прекращаетс .When reading from the PU2 of the last IC, the register 2 overflows with the address modification signal, while similarly described for writing mode to PU2, the skin produces a signal on the bus 70 End of group exchange, on which further exchange with the CPU stops.
Режим обмена в последовательном коде в ПУ1 организуетс путем подачи сигнала высокого уровн на шину 61, который переключает элемент И-РШИ-НЕ 45 в режим приема сигнала Признак начала обмена с ПУ1 с шины 60, а элемент И-ИЛИ-НЕ 46 в режим приема вьгходного сигнала переполнени счетчика 28. Кроме того, потенциальный сигнал Режим работы, поступающий на управл ющие входы мультиплексоров 16 и 17 переводит их в режим приема информации с выходов параллельного кода регистра 3, а также снимает блокировку с входов элементов И-НЕ 34 и 41, Инвертированный элементом НЕ 43 управлени потенциальный сигнал Режим работы организует высокий уровень сигнала на выходе элемента И- НЕ 38.The exchange mode in the serial code in PU1 is organized by sending a high level signal to the bus 61, which switches the AND-RSHI-45 element to the signal receiving mode Sign of the beginning of the exchange with PU1 from the bus 60, and the AND-OR-46 element to the receive mode overflow signal of the counter 28. In addition, the potential signal Operating mode, arriving at the control inputs of the multiplexers 16 and 17, transfers them to the information receiving mode from the outputs of the parallel register code 3, and also removes blocking from the inputs of the AND-NOT elements 34 and 41, Inverted Element 43 Ohm potential control signal mode organizes high level signal at the output of NOT I-38.
Обмен информацией между КОМК и 1ТУ1 в последовательном коде осуществл етс в темпе вьтолнени временной диаграммы записи информации в ПУ1 и чтени информации из ПУ1, представленных соответственно на фиг. 5 и фиг, 6.The exchange of information between KOMK and 1TU1 in the sequential code is carried out at the rate of execution of the time diagram of recording information in PU1 and reading information from PU1, shown respectively in FIG. 5 and FIG. 6.
При записи информации в ПУ1 и чтении информации из ПУ1 последнее вы- рабатьшает сигнал Признак начала обмена с ПУ1 (ПНО ПУ1), которьй поступает в КОМК по. шине 60 и производит установку триггеров 20 и 21 в нулевое состо ние через И-ИЛИ-НЕ 45. После вьщачи сигнала ПНО ПУ1 выстал ет на шину 57 три управл ющих слова (УС1, УС2 и УСЗ) , которые содержа настроечную информацию дл КОМК,When writing information to PU1 and reading information from PU1, the last signal ejects the Sign of the beginning of the exchange with PU1 (PNO PU1), which goes to the COMC. bus 60 and sets the triggers 20 and 21 to the zero state via the AND-OR-NOT 45. After the PNO signal is received, the PU1 pulls onto the bus 57 three control words (US1, US2 and HSS), which contain the tuning information for the CLAC,
Каждый бит информации управл ющих слов УС1, УС2 и УСЗ сопрхэвождаетс синхронизирующим импульсом, вырабаты ваемым также ПУ1 и поступающим в КОЖ по шине 59 на синхронизирующие входы триггеров 10 и 11,Each bit of information in the control words US1, US2 and HSS is accompanied by a synchronizing pulse, also produced by the PU1 and fed to the skin through the bus 59 to the synchronization inputs of the trigger 10 and 11,
Узел 4 предназначен дл прив зкиNode 4 is for binding
входных синхронизирующих импульсов (СИ), поступающих из ПУ1, к тактовой сетке КОЖ и выработке синхроимпульсов , управл ющих работой КОМК в режиsinput clock pulses (SI), coming from PU1, to the clock grid of the skin and the development of clock pulses that control the operation of the CCM in the modes
00
,. 5 , five
5five
00
5five
ме обмена с ПУ1 последовательными кодами ,IU exchange with PU1 serial codes
Временна диаграмма работы узла 4 формировани синхроимпульсов приведена на фиг, 7.The timing diagram of the operation of the sync pulse shaping unit 4 is shown in FIG. 7.
Триггер 11 после включени устанавливаетс в произвольное состо ние. Б случае установки триггера 11 в единичное состо ние, как это показано на фиг, 7, триггер 13 также устанавливаетс в единичное состо ние по сигналу Такт 2, поступающему в КОМК по шине 81. Высокий .уровень выходного сигнала триггера 13, поступающий на вход элемента И-НЕ 8 разрешает прохо адение синхронизирующего сигнала Такт 1 на сбросовые входы триггеров 10 и 11 и, таким образом, осуществл ет установку последних в нулевое состо ние. Нулевое состо ние триггера 11 переписываетс в триггер 13 по сигналу Такт 2.The trigger 11 is set to an arbitrary state upon power up. In case the trigger 11 is set to the single state, as shown in FIG. 7, the trigger 13 is also set to the single state by the Tact 2 signal received by the busbar 81 via the bus 81. The trigger 13 output signal is high and is input to the element The IS-NE 8 permits the passage of the clock signal Tact 1 to the reset inputs of the flip-flops 10 and 11 and, thus, sets the latter to the zero state. The zero state of the trigger 11 is rewritten to the trigger 13 by the signal Tact 2.
Сигнал ПНО ПУ1, поступающий из ПУ1 на шину 60, а также сигнал Общий сброс, поступающий по шине 78, подтверждают установку триггера 10 в нулевое состо ние, а триггер 12 перевод т в единичное состо ние.Низкий ус овень выходного сигнала триггера 10 соответствует отсутствию выходных синхроимпульсов на шине 74 и блокирует элемент И-НЕ 48 на вьща- чу информации на шину 58 последовательного кода информационного слова.The signal PNO PU1, coming from PU1 to bus 60, as well as the signal General reset coming on bus 78, confirm that trigger 10 is set to the zero state, and trigger 12 is set to one. The low trigger output of the trigger 10 corresponds to no output sync pulses on the bus 74 and blocks the element AND-NOT 48 to send information to the bus 58 of the sequential code of the information word.
Единичное состо ние выходного сигнала триггера 12 соответствует выработке узлом 4 выходного синхроимпульса сдвига, поступающего на синхрони- зкруюшлй вход регистра 3 и стробирую- щего запись в него состо ни триггера 33, Синхронизируюпре импульсы ПУ1 стробируют установку триггероа 10 Mils единичное состо ние.The single state of the output signal of the trigger 12 corresponds to the output by the node 4 of the output clock synchro pulse arriving at the synchronous input of the register 3 and gating the state of the trigger 33, which synchronizes the pulses of the PU1, gates the installation of the trigger 10 Mils single state.
Единичное состо ние выходного сигнала триггера 10 соответствует выработке узлом 4 выходного синхроимпульса , поступак цего в ПУ1 по шине 74, и снимает блокировку элемента И-НЕ 48, разреша прохождение информации на игину 58,The single state of the output signal of the trigger 10 corresponds to the output by the node 4 of the output clock pulse, received in PU1 via the bus 74, and removes the blocking of the AND-48 element, allowing the information to pass to the game 58,
Единичное состо ние триггера 11 сбрасывает триггер 12 в исходное состо ние , затем по сигналу Такт 2 переписываетс в триггер 13, после чего на элементе И-НЕ 8 вырабатываетс по синхросигналу Такт 1 выходной синхроимпульс, который поступает на счетный вход счетчика 28, сбросовый вход триггера 33, а также возвращает схему узла 4 в исходное состо ние , как это указывалось после выдачи сигналов ПНО ПУГ и Общий сброс.The single state of the trigger 11 resets the trigger 12 to its initial state, then the Tact 2 signal is rewritten to the trigger 13, after which the IS-NOT 8 element is generated by the sync signal. The tact 1 output sync pulse that goes to the counting input of the counter 28, triggers a trigger input 33, and also returns the circuit of node 4 to the initial state, as was indicated after the issuance of the signals of the PNGS and General Reset.
Каждый бит информации, подставл емый ПУ1 на шину 57, поступает на установочньй вход триггера 33. Триггер 33 осуществл ет запись и хране- .ние поступающего на его установочный вход каждого бита информации в течение времени, необходимого дл записи информации 3toro бита в регистр 3 по заднему фронту синхроимпульса, поступающему из узла 4. Сброс триггера 33 осуществл етс синхроимпульсом поступающим на его сбросовый вход из узЛа 4.в темпе выполнени последним временной диаграммы работы (фиг. 7).Each bit of information substituted by the PU1 on bus 57 is fed to the installation input of trigger 33. The trigger 33 records and stores each bit of information arriving at its installation input for the time required to record 3toro bit information in register 3 through the falling edge of the sync pulse arriving from node 4. The trigger 33 is reset by the sync pulse arriving at its fault input from node 4. at the rate of execution of the last time diagram of operation (Fig. 7).
Регистр 3 производит запись параллельного кода по синхронизирующему сигналу Выдача ИС, поступающему из ЦП по шине 67.Register 3 records the parallel code using a synchronization signal. Issue of the IC, which is received from the CPU via bus 67.
При записи информации в ПУ1 регистр 3 осуществл ет сдвиг информации хран щейс в его регистре в направлении от первого разр да к шестнадцатому . При чтении информации из ПУ1 регистр 3 осуществл ет запись в первый разр д информации, присутствующей на его информационном входе последовательного кода, а также сдвиг информации, наход щийс в направлении от первого разр да к шестнадцатому. Управление режимами Запись-Сдвиг осуществл етс сигналам,подаваемым с выхода элемента И-НЕ 39.When writing information to PU1, register 3 shifts the information stored in its register in the direction from the first bit to the sixteenth. When reading information from PU1, register 3 writes to the first bit the information present at its information input of the sequential code, as well as shifting information from the first bit to the sixteenth. Control of the Record-Shift Modes is performed by the signals fed from the output of the NAND 39 element.
При обмене параллельными кодами с ПУ2, как это описывалось, на выходе элемента И-НЕ 39, организуетс посто нно присутствующий высокий уровень вькодного сигнала, перевод щий регистр 3 в режим Запись. При обмене последовательными кодами с ПУ1, управление режимом работы регистра 3 осуществл етс входным сиг налом триггера 31 устройства. После поступлени на ишну 60 сигнала ПНО ПУ1 триггеры 30 и 31 устанавливаютс в нулевое состо ние.When exchanging parallel codes with PU2, as described, at the output of the AND-HE element 39, a constantly present high level of the decoder signal is organized, which translates register 3 into the Record mode. When exchanging serial codes with PU1, the mode of operation of register 3 is controlled by the input signal of the device trigger 31. After the PNO PU1 signal arrives at the 60, the flip-flops 30 and 31 are set to the zero state.
При этом сигнал уровн , поступающий с выхода триггера 30 на входы элементов И-НЕ 36 и 48, блокирует поступление сигналов на установочный вход триггера 31 управлени , а также блокирует выдачу последовательного кода на шину 58.At the same time, the level signal coming from the output of the trigger 30 to the inputs of the AND-NE elements 36 and 48 blocks the flow of signals to the installation input of the control trigger 31, and also blocks the issuance of a serial code to the bus 58.
toto
1515
2020
5five
00
5five
00
5five
Сигнал, поступающий с инверсного выхода триггера 31 через элемент И- НЕ 39 на управл ющий вход регистра 3, переводит последний в режим Сдвиг.The signal from the inverse output of the trigger 31 through the element AND- NOT 39 to the control input of the register 3 transfers the latter to the Shift mode.
При обмене последовательными кодами с ПУ1 устройство осуществл ет прием из ПУ трех управл ющих слов УС1, УС2 и УСЗ, каждое из которых поступает в регистр 3 в последовательном коде.When exchanging consecutive codes from PU1, the device receives from the PU three control words US1, US2 and HSS, each of which enters register 3 in a sequential code.
Формат и содержание управл ющих слов УС1, УС2 и УСЗ при обмене с ПУ1 аналогичны описанным дл обмена с ПУ2.The format and content of the control words US1, US2 and HSS when exchanging with PU1 are similar to those described for exchanging with PU2.
Синхроимпульсы, сопровождающие каждый из шестнадцати бит управл ющих слов УС1, УС2 и УСЗ, подсчитываютс счетчиком 28, который переполн етс при поступлении последнего шестнадцатого синхроимпульса каждого управл ющего слова.The sync pulses accompanying each of the sixteen bits of the control words US1, US2 and HSS are counted by a counter 28, which overflows with the arrival of the last sixteenth sync pulse of each control word.
Первый, второй и третий сигналы переполнени счетчика 28 организуют работу узла 18 по вьфаботке микрокоманд МК1, МК2 и МКЗ, аналогично описанной при обмене с ПУ2 под воз- действием соответственно первого,второго и третьего сигналов ВьщАча УС.The first, second and third overflow signals of the counter 28 organize the operation of the node 18 for processing the micro-commands MK1, MK2 and MKZ, similarly to that described during the exchange with PU2 under the influence of the first, second and third signals, respectively.
Кроме того, первый сигнал переполнени счетчика 28 переводит триггер 32 в единичное состо ние, соответствующее выдаче сигнала Тр.НД. При обмене с ПУ1 микрокоманды МК1, ЬЖ2 и МКЗ осуществл ют запись настроечной информации , содержащейс в УС1, УС2 и УСЗ, с выходов параллельного кода регистра 3 через мультплексор 17 соответственно триггер 29 режима работы , регистры t и 2 аналогично описанному дл режима обмена с ПУ2.In addition, the first overflow signal of the counter 28 transfers the trigger 32 to the one state corresponding to the output of the Tr.ND signal. When exchanging with PU1, microcommands MK1, LZh2 and MKZ record the tuning information contained in US1, US2 and HSS from the outputs of the parallel register code 3 through multiplexer 17, respectively, trigger 29 of operation mode, registers t and 2 are similar to those described for exchange mode with PU2 .
При записи в ПУ1 высокий уровень выходного сигнала триггера 29, поступающий на вход элемента И-НЕ 35, раз решает прохождение микрокоманды МКЗ на установочный вход триггера 30.When writing to PU1, a high level of the output signal of the trigger 29, which enters the input of the AND-NOT element 35, once solves the passage of the MKZ micro-command to the installation input of the trigger 30.
Микрокоманда МКЗ устанавливает триггер 30 в единичное состо ние.При этом сигнал высокого уровн , поступающий с выхода триггера 30 на вход элементов И-НЕ 36 и 48, разрешает поступление сигналов на установочный вход триггера 31 и вьщачу последовательного кода на шину 58.The MKZ microcommand sets trigger 30 to one state. In this case, a high level signal coming from trigger output 30 to the input of I-NE elements 36 and 48 allows signals to be received to the installation input of trigger 31 and to a serial code on bus 58.
Выходной сигнал триггера 32 через элемент И-НЕ 36 переводит триггер 31 в единичное состо ние.The output signal of the trigger 32 through the IS-NE 36 element translates the trigger 31 into a single state.
Сигнал с инверсного выхода триггера 31 через элемент И-НЕ 39 пере- зодит регистр 3 в управл ющий режимThe signal from the inverse trigger output 31 through the element AND-HE 39 resets the register 3 to the control mode
Запись. Кроме того, при записи информации в ПУ1 высокий уровень выходного сигнала триггера 29 разрешает элементу И-НЕ 53 формирование после прохождени МК1 сигнала Запись в ПУ . поступающего на шину 73.Record. In addition, when recording information in PU1, the high level of the output signal of the trigger 29 allows the AND-53 element to form the signal after the passage of the MK1 signal. entering the bus 73.
В ответ на выходные управл ющие сигналы Тр.НД и Запись в ПУ, вырабатываемые КОЖ соответственно на пинах 72 и 73, ЦП производит считывание информации, содержащейс в регистре 1 через мультиплексор 15 и шины магистрали 75 и выставл ет на шины магистрали 76 первое информационное слово ИС1, которое сопровождаетс управл кнцими сигналами Выдача ИС Модификаци адреса, Конец обмена, поступаютщми в устройство в темпе выполнени временной диаграммы обмена (фиг, 5), соответственно на шины 67, 65 и 68. Сигнал Выдача ИС строби- рует запись первого информационного слова ИС1 в регистр 3, поступающему Е параллельном коде на его входы параллельного кода. Сигнал Модификаци адреса, поступаи щий с шины 65 на информационный вход регистра 1, а через элемент И-НЕ 37 на информационный вход регистра 2, увеличивает на единицу, содержащиес в них коды.Сигнал Конец обмена переводит по сбросовому входу триггер 32 в нулевое состо ние . При этом низкий уровень сигнала , образукйцийс на выходе триггера 32, блокирует вьщачу сигнала Тр. ВД на шину 72 и разрешает через элемент НЕ 55 вьщачу сигнала Запись в ПУ на шину 73. Сигнал Конец обмена с шины 68 транслируетс на шину 69 и далее в ПУ1 через элементы НЕ 54, элемент И-НЕ 51, элемент ИЛИ- НЕ 56 и элемент И-НЕ 49.In response to the output control signals Tr.ND and Record to PU, produced by the skin on pins 72 and 73, respectively, the CPU reads the information contained in register 1 through multiplexer 15 and bus 75 and exposes the first information word to bus 76. IS1, which is accompanied by control signals, Issue of IP Address modification, End of exchange, enters the device at the rate of execution of a temporary exchange pattern (FIG. 5), respectively, on buses 67, 65 and 68. The Issue IS signal strobes the recording of the first information th word IS1 in register 3, the incoming parallel code E at its inputs parallel code. Signal The modification of the address coming from bus 65 to the information input of register 1, and through the IS-NOT element 37 to the information input of register 2, increases by one the codes contained in them. The signal at the end of the exchange converts the trigger 32 to the zero state . At the same time, a low signal level, formed at the output of the trigger 32, blocks the signal Tr. VD to bus 72 and allows through the NOT 55 element a signal to be written to the CP on the bus 73. The signal The end of the exchange from the bus 68 is transmitted to the bus 69 and then to PU1 via the NOT elements 54, AND-NOT 51, the element OR-56 and AND-NOT element 49.
Кроме того, сигнал Конец обмена с шины 68 переводит триггер 31 в нулевое состо ние, при котором, как это описывалось, регистр 3 переводитс в режим Сдвиг.In addition, the End of Exchange signal from the bus 68 places the trigger 31 in the zero state, in which, as described, register 3 is transferred to the Shift mode.
Первьй выходной управл ювр1Й сигнал на шине 69 свидетельствует о готовности КОМК к обмену с ПУ1 информационными словами.The first output control signal on bus 69 indicates the readiness of KOMK to exchange informational words with PU1.
В ответ на сигнал Готовность КОМК ПУ вырабатывает синхроимпульсы сопрововдени выходного последовательного кода устройства, поступакнцие в КОМК по пмне 59.In response to the Readiness signal of the KOMK, the PU generates sync pulses of the output serial device code, which enters the KOMK on the basis of 59.
Сформированные и прив занные к синхронизирующему сигналу Такт 1 узoFormed and tied to a clock signal Tact 1 Uzo
SS
00
5five
00
5five
5five
00
5five
лом 4, как это описывалось, синхроимпульсы поступают на первый синхронизирующий вход регистра 3 и сдвигают хран щийс в нем код первого информационного слова ИС1.scrap 4, as described, the sync pulses go to the first clock input of register 3 and shift the code of the first information word EC1 stored in it.
Образующийс при этом на выходе последнего (шестнадцатого) разр да регистра 3 последовательный код через элемент И-НЕ 48 поступает на шину 58 и далее в ПУ1.The resultant output of the last (sixteenth) bit of register 3 is a sequential code through the AND-48 element enters the bus 58 and then into PU1.
Подсчет количества выданных КОМК бит информации осуществл етс счетчиком 28, который переполн етс при поступлении последнего шестнадцатого синхроимпульса из формировател синхроимпульс ор.The counting of the number of information bits issued by the COMK is carried out by a counter 28, which overflows when the last sixteenth clock pulse arrives from the clock generator.
Сигнал переполнени счетчика 28 переводит триггер 32, как это описывалось , в единичное состо ние, соответствующее вьщаче сигнала Тр.НД и цикл работы устройства повтор етс The overflow signal of the counter 28 converts the trigger 32, as described, into a single state corresponding to the signal Tr.ND and the device operation cycle repeats
При записи в ПУ1 последнего ИС текущего обмена КОЖ, как это описывалось , вырабатывает сигнал КГО, после чего устройство оказываетс в исходном состо нии, а процессор прекращает вьщачу управл ющих сигналов, и.дальнейший обмен прекращаетс .When the latest IP of the skin is exchanged in the PU1, as described above, it generates a CLL signal, after which the device is in the initial state, and the processor stops transmitting control signals, and the next exchange is terminated.
При чтении информации из ПУ1 настройка КОМК на обмен осуществл етс аналогично описанному дл режима записи трем управл ющими словами УС1, УС2 и УСЗ, поступающими из ПУ1.When reading information from PU1, the exchange rate KOMK setting is carried out similarly to the three US1, US2, and HSS control words that come from PU1, as described for the write mode.
При этом низкий уровень выходного сигнала триггера 29 режима работы, зашрещает прохождение микрокоманды ЖЗ на установочный вход триггера 30, который остаетс в нулевом состо нии . Сигнал низкого уровн на выходе триггера 30 управлени блокирует поступление сигналов на установочный вход триггера 31, а также бло-. кирует выдачу последовательного кода на шину 58 устройства.At the same time, the low level of the output signal of the trigger 29 of the operation mode overlaps the passage of the ZH microcommand to the setup input of the trigger 30, which remains in the zero state. The low level signal at the output of control trigger 30 blocks the input of signals to the installation input of the trigger 31, as well as the block. kaet issuance of a serial code on the bus 58 device.
Низкий уровень выходного сигнала триггера 29 блокирует элемент И-НЕ 53 на вьщачу на шину 73 сигнала Запись в ПУ и разрешает поступление микрокоманды МКЗ на шину 69. Возникающий на шике 69 сигнал Готовность КОМК инициирует ПУ1 на выдачу информационного слова ИС, которое записываетс аналогично записи управл ющих слов регистром 3. Синхроимпульсы, сопровождающие каждый из шестнадцати бит ин- формаиионного слова ИС, подсчитываютс счетчиком 28, который переполн етс при поступлении последнего шестThe low level of the output signal of the trigger 29 blocks the NAND 53 element on the signal bus 73. Writing to the control panel and allowing the receipt of the MKZ micro-command to the bus 69. 3. The sync pulses accompanying each of the sixteen bits of the IC information word are counted by counter 28, which overflows with the last pole
надцатого синхроимпульса. Сигнал переполнени счетчика 28 переводит три гёр 32 в единичное состо ние, соответствующее вьщаче в ЦП сигнала Тр. НД.of the eleventh sync pulse. The overflow signal of the counter 28 converts three gors 32 into a single state corresponding to each CPU in the signal Tp. ND
В ответ на выходной управл ющий сигнал Тр.НД, вырабатываемый КОМК, процессор считывает информацию, содержащуюс в регистре 1, и в темпе вьтолнени временной диаграммы (фиг.6 производит вьщачу управл ющих сигналов Вызов информации, Модификаци адреса, Конец обмена, которые поступают в КОМК соответственно на шины 66, 65 и 68.In response to the output control signal Tr.ND, generated by KOMK, the processor reads the information contained in register 1 and at the rate of execution of the timing diagram (6 produces control signals Calling information, Address modification, End of exchange, which enter KOMK respectively on tires 66, 65 and 68.
По сигналу Вызов информации узел 14 подключает выходы регистра 3 к шинам магистрали 75 через мультиплексоры 16 и 15.The signal Calling information node 14 connects the outputs of the register 3 to the bus line 75 through multiplexers 16 and 15.
Во врем вьщачи сигнала Вызов информации процессор производит чтение , информационного слова, прин того КОМК из ПУ1.During a signal call, the information processor reads the information word received by the KOMK from PU1.
Действие сигналов Модификаци адреса и Конец обмена аналогично описанному дл режима Запись в ПУ.Signal action Address modification and End of exchange as described for Record mode in PU.
При чтении из ПУ1 последнего ИС текущего обмена КОЖ вырабатывает сигнал КГО, после чего схема устройства оказываетс приведенной в исходное состо ние, процессор прекращает выдачу управл ющих сигналов, и дальнейший обмен прекращаетс .When reading from the PU1 of the last IC of the current exchange, the SKG generates a CLL signal, after which the device circuit is reset, the processor stops issuing control signals, and the further exchange stops.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU843807854A SU1236492A1 (en) | 1984-11-01 | 1984-11-01 | Exchange channel of multicomputer complex |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU843807854A SU1236492A1 (en) | 1984-11-01 | 1984-11-01 | Exchange channel of multicomputer complex |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1236492A1 true SU1236492A1 (en) | 1986-06-07 |
Family
ID=21145039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU843807854A SU1236492A1 (en) | 1984-11-01 | 1984-11-01 | Exchange channel of multicomputer complex |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1236492A1 (en) |
-
1984
- 1984-11-01 SU SU843807854A patent/SU1236492A1/en active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР 769522, кл. G 06 F 3/04, 1978. Авторское свидетельство СССР № 957199, кл. С 06 F 3/04, 1980. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1236492A1 (en) | Exchange channel of multicomputer complex | |
| US3967245A (en) | Traffic signal control device with core memory | |
| SU1309294A1 (en) | Matrix switching device | |
| SU1339572A1 (en) | Information exchange device | |
| SU1238088A1 (en) | Interface for linking computer with using equipment | |
| SU1109730A1 (en) | Interface for linking with microprocessor | |
| SU1130854A1 (en) | Information input device | |
| SU966687A1 (en) | Interface | |
| SU1439604A1 (en) | Device for interfacing computer with data transmission apparatus | |
| SU1437870A2 (en) | Multichannel device for interfacing data sources with computer | |
| SU957199A1 (en) | Multiplexer channel | |
| SU1381523A2 (en) | Multichannel device for interfacing data sources with computer | |
| SU1003064A1 (en) | Information exchange device | |
| SU1667090A1 (en) | Device for interfacing computer with peripheral devices | |
| SU1315982A1 (en) | Device for test checking of digital units | |
| SU1573462A1 (en) | Device for reception and transmission of information | |
| SU1462336A1 (en) | Device for interfacing electronic computer with shared bus | |
| SU1213494A1 (en) | Device for reception of code information | |
| JP2543736B2 (en) | Channel device | |
| SU1425696A1 (en) | Device for interfacing input/output channels with users | |
| SU641438A1 (en) | Device for interfacing main and auxiliary digital computers | |
| SU924694A1 (en) | Communication device for computing system | |
| KR920003696A (en) | Data transmission device of multi system | |
| SU1305689A1 (en) | Device for checking data processing system | |
| SU1681298A1 (en) | Path program control system |