SU1310802A1 - Устройство дл сравнени чисел - Google Patents
Устройство дл сравнени чисел Download PDFInfo
- Publication number
- SU1310802A1 SU1310802A1 SU864018697A SU4018697A SU1310802A1 SU 1310802 A1 SU1310802 A1 SU 1310802A1 SU 864018697 A SU864018697 A SU 864018697A SU 4018697 A SU4018697 A SU 4018697A SU 1310802 A1 SU1310802 A1 SU 1310802A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- counter
- elements
- output
- shift register
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к автоматика и вычислительной технике и может быть использовано при реализации технических средств дискретной автоматики и цифровых вычислительных машин. Цель изобретени - расширение области применени устройства за счет формировани результатов равенства границам отсчета. Устройство содержит счетчик I, группы элементов И 2 и 3, элементы ИЛИ 4, 5,6, элемент И 7, элементы задержки 8,9, сдвинутый регистр 10. Сравнение числа Б с кодом минимального числа А и кодом допуска D осуществл етс с помощью счетчика. На сдвиговом регистре фиксируетс попадание числа Б в области, определ емые неравенствами Б А„„,А„„ц -i- Б-: мкн + D D. Кроме того, благодар введенному элементу И устройство позвол ет фиксировать равенство числа Б граничным значением числовых интервалов Б А„, К А„„„- -В. ил. S (Л /7 со
Description
1
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при реализации технических средств дискретной автоматики и цифровых вычислительных машин.
Цель изобретени - расширение области применени устройства за счет формировани результатов равенства границам отсчета.
На чертеже изображена структурна схема устройства дл сравнени чисел
Устройство содержит счетчик 1, группы элементов И 2 и 3, элементы ИЛИ 4 - б, элемент И 7, элементы 8 И 9 задержки, сдвиговый регистр 10, вход 11 начальной установки, информационный вход 12, входы 3 задани минимального числа, входы 14 задани допуска и выходы 15-19 устройства.
Счетчик 1 содержит две группы установочных информационных входов, ему эквивалентен любой счетчик с одной группой установочных информационных входов, на вход которого подключена буферна группа двухвходовых элементов ИЛИ.
Элементы 8 и 9 задержки при микросхемном исполнении устройства могут быть реализованы, например, на базе D-триггеров.
Сдвиговый регистр 10 вл етс п тиразр дным.
Устройство работает следующим образом,
В процессе работы устройства на входах 13 посто нно присутствует параллельный обратный код минимального числа (А ), а на входах 14 :мин
17ОСТОЯННО присутствует параллельный
Обратный код допуска (D) сравниваемых чисел.
В начале каждого цикла работь устройства на управл ющий вход 11 поступает сигнал начальной установки , который производит установку сдвигового регистра в состо ние 10000, что соо.тветствует единственному единичному сигналу на выход 15 устройства и нулевым сигналам на выходах 16 - 19, Этот же сигнал 11 начальной установки поступает на управл ющие входа группы элементов И 2 и обеспечивает запись в счетчик I обратного кода минимального числа
(А.; .
Затем на информационный вход 12 начинает поступать число Б в виде
02 2.
унитарного кода,, который через эле- .
мент ИЛИ 4 подаетс на счетньм вход счетчика 1.
Пусть Б А „В этом случае на
- МММ
счетчике 1 в процессе пересчета импульсной последовательности числа Б находитс число меньше значени () (п - количество разр дов .счетчика ) , которое соответствует состо нию счетчика П.... Следовательно , к концу цикла сравнени сдвиговой регистр 7 остаетс в состо нии 10000, т.е. с единственным единичным сигналом тольвю на выходе 15,
который соответствует выполнению неравенства Б А,
Пусть Б . Пррг этом требуетс различать два случа : А
V.N 0
MV1H
0;
Пусть А „н О, При начальной установке по сигналу на вход 11 в счетчик заноситс код А
мим
.„., Единичные сигналы с информационных выходов счетчика поступают
на вход элемента И 7. Одновременно сигнал 11 через элемент ИЛИ 5 подаетс на вход элемента 9 задержки. С выхода этого элемента сигнал, задержанный на врем , необходимое дл
установки счетчика в состо ние, соответствующее коду (,н, поступает на вход элемента 7. На выходе элемента 7 формируетс единичный сигнал, который проходит через элемент
ИЛИ 6, поступает на вход управлени сдвигом сдвигового регистра 10 и переводит его в состо ние 01000. Так как число Б О, то на информационный вход 12 сигналы не пЬступают на.сдвиговый регистр останетс в состо нии 01000, т.е. с единственным единичным сигналом только на выходе 16, который соответствует выполнению равенства Б А, „ 0.
тлин
Пусть . По сигнаЛу 11 в счетчик 1 через группу элементов И 2
записываетс код А
МИ1/
Затем на информационный вход 12 начинает последовательно поступать число Б в виде унитарного кода, который через элемент И.ПИ 4 подаетс на счетный вход счетчика 1. После приема на счетный вход А.„., импульсов числа Б
МИН
на информационных выходах счетчика 1 формируетс код 11.... Одновременно последний импульс чисда Б через элемент ИЛИ 5, элемент 9 задержки поступает на вход элемента И 7, на выходе которого формируетс
единичный сигнал. Этот сигнал через элемент ИЛИ 6 поступает на вход управлени сдвигом Сдвигового регистра 10 и переводит его в состо ние 01000, которое соответствует равеству Б А 0. .
Пусть D. В этом случае счетчик 1 после приема на счетный вход + 1 импульсов числа Б формирует на своем выходе сигнал переполнени , который поступает через элемент ИЛИ 6 на вход сдвигового регистра 7 и переводит его в состо ние 00100. Кроме этого, сигнал переполнени поступает на уп равл юпше входы второй группы элеметов И 3 и обеспечивает запись в счечик 1 обратного кода числа D(D), а также через элемент 8 задержки и элемент ИЛИ 4 поступает на счетный вход счетчика I и обеспечивает формирование дополнительного кода числ D, т.е. D + 1.
В рассматриваемом случае в процессе поступлени последующих импульсов числа Б счетчик не достигает состо ни 11... I и сдвиговый регистр 10 к концу цикла сравнени останетс в состо нии 00100, т.е. с единственным сигналом только на выходе 17, что соответствует-выпол нению неравенства А. ,„ : Б А.. +
+ D.
Пусть Б Aj + D. При этом требуетс различать два случа ;
D 1 и D 1. К моменту проверки выполнени равенства Б на счетчик 1 уже прин то А импульсов числа Б.
АМИН + D мин
D 1 . После приема А, + 1 импульсов числа Б по сигналу переполнени счетчика 1 через элементы И 3 разрешаетс запись в счетчик 1 кода D 11... 10. Задержанный импульс переполнени с выхода элемента 8 задержки поступает через элемент ИЛИ 4 на счетный вход счетчика 1 и переводит его в состо ние 11... 11. Этот же импульс счета через элемент ИЛИ 5 и элемент 9 задержки поступает на вход элемента И 7. На выходе этого элемента И формируетс сигнал, KOTOpbrti, пройд через элемент ИЛИ 6, осуществл ет перевод сдвигового регистра 10 в состо ние 00010, которое соответствует выполнению равенства Б А „„ + D А„„„ + 1 .
D 1 . После приема А. „ 1
пульсов числа Б по сигналу переполнени , как и в предыдущем случае, в счетчик 1 записываетс дополнитель5 ный код числа D, которьй отличаетс от кода 11...1. После поступлени
на вход 12 ( + D)-ro импульса числа Б состо ние счетчика определ етс кодом 11...1. Этот же им0 пульс числа Б через элементы ИЛИ 4 и 5, элемент 9 задержки, элементы И 7 и ИЛИ 6 поступает на вход управлени сдвигом регистра 10 и переводит его в состо ние 00010, кото5 рое соответствует выполнению равенства Б А + D и единичному состо нию выхода 18.
Пусть ,„ + D. При этом различают также два случа : D О
0 ,и D 0.
D О. После приема А +1 имMKIH
пульсов числа Б по сигналу переполнени счетчика 1 через элементы И 3 осуществл етс запись в счетчик 1
5 кода D 11 ... 1 , Дополнительно сигнал переполнени , пройд через элементы ИЛИ 5, задержки 9, И 7 и ИЛИ 6, поступает на вход управлени сдвигом регистра 10 и переводит его
0 в состо ние 00010. Этот же сигнал переполнени через элемент 8 задержки и элемент ИЛИ 4 поступает на счет- счетный вход счетчика 1, под воздействием KQTOporo на выходе последне5 го вырабатываетс второй сигнал переполнени , который, пройд через элемент ИЛИ 6, переводит сдвиговый регистр 10 в состо ние 00001, т.е. с единственным единичным состо0 нием только на выходе 19, что соответствует выполнению неравенства + D.
Врем задержки сигнала переполне- 5 ни на элементе 8 задержки (t,) должно быть больше времени задержки сигнала на элементе 9 задержки
(tj 33 -b-a8 Быполнение этого услови обеспечивает последо- Q вательную выработку вначале сигнала . на выходе элемента И 7, а затем второго сигнала переполнени счетчика 1 .
D 0. После приема А , + D имIVIHH
пульсов числа Б состо ние счетчика 1 определ етс кодом II...I, а регистр 10 находитс в состо нии 00010. Поступление очередного импульса числа Б обеспечивает форми513
рование на выходе счетчика 1 второго импульса переполнени , который пере водит сдвиговой регистр 10 в состо ние 00001, которое соответствует выполнению неравенства ,„ +D.
По вление единичного сигнала на выходе 1.9 сдвигового регистра 10 может интерпретироватьс как окончание текущего цикла сравнени с прекращением подачи остатка импульсной последовательности числа Б.
Формула иэюбретени
Устройство дл сравнени чисел, содержащее счетчик, элемент-ИЛИ, две группы элементов И, сдвиговой регистр и два элемента задержки, причем информационный вход устройства соединен с первым входом первого элемента ИЛИ, выход которого подключен к счетному входу счетчика, вход начальной установки устройства соединен с входом начальной установки сдвигового регистра, входы задани минимального числа и допуска устройства соединены с информационными входами элементов И первой и второй групп, выходы которых соединены с информационными входами первой и второй групп счетчика, выход переРедактор Е. Копча
Составитель Е. Иванова
Техред И,Попович Корректор А. Обручар
Заказ 1891/44 Тираж 673Подписное
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5
Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
802 6
полнени которого соединен с входом первого элемента задержки, выходы разр дов сдвигового регистра вл ютс выходами Больше, Меньше и
2 Норма устройства, отличающее с и тем, что, с целью расширени области применени за счет фор- мирова ш результатов равенства границам отсчета, в устройство введены
o второй и третий элементы ИЛИ и много- входовый элемент И, причем вход начальной установки устройства соединен с управл ющими входами элементов И первой группы и с первым входом вто15 рого элемента ИЛИ, второй вход которого подключен к выходу первого элемента ИЛИ, а выход через второй элемент задержки подключен к первому входу многовходового элемента И, ос0 тальные входы которого соединены с выходами разр дов счетчика, выход переполнени которого подключен к третьему входу второго элемента И, управл ющим входам элементов И вто5 рой группы и первому входу третьего элемента ИЛИ, второй вход ко Горого соединен с- выходом многовходового элемента И, а выход подключен к входу управлени сдвигом сдвигового ре30 гистра, выходы дополнительных разр дов которого вл ютс выходами равенства границам сравнени устройства.
Claims (1)
- Формула изобретенияУстройство для сравнения чисел, содержащее счетчик, элемент- ИЛИ, две группы элементов И, сдвиговой регистр и два элемента задержки, причем информационный вход устройства соединен с первым входом первого элемента ИЛИ, выход которого подключен к счетному входу счетчика, вход начальной установки устройства соединен с входом начальной установки сдвигового регистра, входы задания минимального числа и допуска устройства соединены с информационными входами элементов И первой и второй групп, выходы которых соединены с информационными входами первой и второй групп, счетчика, выход пере полнения которого соединен с входом первого элемента задержки, выходы разрядов сдвигового регистра являются выходами Больше, Меньше и Норма устройства, отличающееся тем, что, с целью расширения области применения за счет формирования результатов равенства границам отсчета, в устройство введены второй и третий элементы ИЛИ и многовходовый элемент И, причем вход начальной установки устройства соединен с управляющими входами элементов И первой группы и с первым входом второго элемента ИЛИ, второй вход которого подключен к выходу первого элемента ИЛИ, а выход через второй элемент задержки подключен к первому входу многовходового элемента И, остальные входы которого соединены с выходами разрядов счетчика, выход переполнения которого подключен к третьему входу второго элемента И, управляющим входам элементов И второй группы и первому входу третьего элемента ИЛИ, второй вход которого соединен с- выходом многовходового элемента И, а выход подключен к ВХОДУ управления сдвигом сдвигового регистра, выходы дополнительных разрядов которого являются выходами равенства границам сравнения устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864018697A SU1310802A1 (ru) | 1986-02-10 | 1986-02-10 | Устройство дл сравнени чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864018697A SU1310802A1 (ru) | 1986-02-10 | 1986-02-10 | Устройство дл сравнени чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1310802A1 true SU1310802A1 (ru) | 1987-05-15 |
Family
ID=21220330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864018697A SU1310802A1 (ru) | 1986-02-10 | 1986-02-10 | Устройство дл сравнени чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1310802A1 (ru) |
-
1986
- 1986-02-10 SU SU864018697A patent/SU1310802A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 809168, кл. G 06 F 7/04, 1979. Авторское свидетельство СССР № 1174919, кл. G 06 F 7/04, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1053189A (ru) | ||
SU1310802A1 (ru) | Устройство дл сравнени чисел | |
SU1084794A1 (ru) | Устройство дл обслуживани запросов в пор дке поступлени | |
SU1174919A1 (ru) | Устройство дл сравнени чисел | |
SU1247854A1 (ru) | Устройство дл генерировани импульсов | |
SU1434431A2 (ru) | Устройство дл организации очереди | |
SU1605244A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU1417193A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
RU1815670C (ru) | Устройство перемежени данных | |
SU1727200A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU809258A1 (ru) | Устройство дл счета импульсов | |
SU1300459A1 (ru) | Устройство дл сортировки чисел | |
SU1310822A1 (ru) | Устройство дл определени старшего значащего разр да | |
SU1425636A1 (ru) | Устройство дл ввода информации | |
SU1608657A1 (ru) | Преобразователь код-веро тность | |
SU1057926A1 (ru) | Многоканальное программно-временное устройство | |
SU1213434A1 (ru) | Цифровой фазовращатель | |
SU1330754A1 (ru) | Счетчик с контролем | |
SU1305700A1 (ru) | Устройство дл сопр жени абонентов с цифровой вычислительной машиной | |
SU1354194A1 (ru) | Сигнатурный анализатор | |
SU1735846A1 (ru) | Генератор псевдослучайной последовательности импульсов | |
SU1649531A1 (ru) | Устройство поиска числа | |
SU1336003A1 (ru) | Устройство дл прерывани программ | |
SU1260973A1 (ru) | Устройство дл определени момента разладки случайных процессов | |
SU951402A1 (ru) | Устройство дл сдвига информации |