SU1305846A1 - Digital frequency synthesizer shaft turn angle-to-digital converter - Google Patents
Digital frequency synthesizer shaft turn angle-to-digital converter Download PDFInfo
- Publication number
- SU1305846A1 SU1305846A1 SU823524884A SU3524884A SU1305846A1 SU 1305846 A1 SU1305846 A1 SU 1305846A1 SU 823524884 A SU823524884 A SU 823524884A SU 3524884 A SU3524884 A SU 3524884A SU 1305846 A1 SU1305846 A1 SU 1305846A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- frequency
- output
- low
- input
- divider
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Изобретение относитс к радиосв зи . Цель изобретени - расширение полосы захвата..Фазовый детектор (ФД) 3, делитель 4, генератор 5, фильтр нижних частот (ФНЧ) 6 и сумматор 11 образуют цифровое кольцо фазовой АПЧ по опорному напр жению, вырабатываемому генератором 1 опорного напр жени и делителем 2. В режиме удержани частота генератора 5 поддерживаетс посто нно за счет напр жени подстройки, вьфаба- тываемого ФД 3. При возникновении режима биений по вл ютс импульсы разностной частоты на выходе одного из реверсивных регистров (РР) 7 или 8. Учитыва , что скважность этих импульсов может быть большой, устанавливаютс нелинейные ФНЧ 9 и 10, которые увеличивают посто нную составл ющую напр жени с выхода РР 7 или 8 и предварительное сглаживание напр жени . Напр жени , вырабатываемые ФНЧ 9 и 10, через сумматор. 11 и ФНЧ 6 воздействуют на генератор 5, что приводит к эффекту частотной автоподстройки. После уменьшени разности частот импульсов, поступающих на ФД 3, переход в режим удержани достигаетс работой цифрового кольца фазовой АПЧ. 1 ил. § (Л с Ov 00 4 OfiThis invention relates to radio. The purpose of the invention is to expand the capture band. Phase detector (PD) 3, divider 4, generator 5, low pass filter (LPF) 6 and adder 11 form a digital ring of the phase AFC on the reference voltage produced by the generator 1 of the reference voltage and divider 2 In the hold mode, the frequency of the oscillator 5 is kept constant due to the voltage of the trimmed PD PD 3. When a beat mode occurs, pulses of the difference frequency appear at the output of one of the reverse registers (PP) 7 or 8. Considering that the duty cycle of these imp lsov may be large, mounted nonlinear LPF 9 and 10, which increase the constant voltage component from the output RR 7 or 8, preliminary smoothing and voltage. The voltages produced by the low-pass filters 9 and 10 are through an adder. 11 and the low-pass filter 6 affect the generator 5, which leads to the effect of frequency auto-tuning. After decreasing the frequency difference of the pulses fed to the PD 3, the transition to the hold mode is achieved by operating the digital ring of the phase control frequency. 1 il. § (L with Ov 00 4 Ofi
Description
РТзобретение относитс к технике радиосв зи, , . The invention relates to radio communication technology,,.
Целью изобр-атени вл етс расширение полосы захвата.The purpose of imaging is to expand the capture range.
На чертеже показана структурна электрическа схема цифрового синтезатора частоты.The drawing shows a structural electrical circuit of a digital frequency synthesizer.
Он содержит генератор 1 опорного напр жени , делитель 2 с посто ннымIt contains a reference voltage generator 1, a divider 2 with a constant
коэффициентом делени , фазовый детек-fO сивного регистра и предварительноеdividing ratio, phase detective-oO register and preliminary
тор 3, делитель 4 с переменным козф- фициентом делени , генератор 5, управл емый напр жением, фильтр, 6 нижних частот (ФНЧ), первый 7, второй 8 реверсивные р.егистры, первый 9, вто- рой 10 нелинейные ФНЧ и сумматор 11.torus 3, divider 4 with variable division factor, generator 5, voltage controlled filter, 6 low frequencies (LPF), first 7, second 8 reversible river registers, first 9, second 10 nonlinear low pass filters and adder eleven.
Цифровой синтезатор частоты работает следующим образом.Digital frequency synthesizer works as follows.
Фазовый детектор 3, делитель 4, генератор 5, ФНЧ 6 и сумматор 1 ; образуют обычное цифровое кольцо фазовой автоподстройки частоты по опорному напр жению, вырабатываемому генератором 1 опорного напр жени и делителем 2. В режиме удержани (синронизме ) частота генератора 5 поддерживаетс посто нно за счет напр же- ни подстройки, вырабатываемог о фазовым детектором 3. При возникновении ре сима биений из-за резкого рассог-, ласовани частот напр жений, подаваемых на фазовый детектор 3, возникающего , например, из-за изменени коэ(}х|)ициента делени частоты делител 4, возникают импульсы разностной частоты на выходе одного из реверсивных регистров 7 или 8, которые соединены с выходами делителей 2 и 4 частоты таким образом, что если на вход пр мого счета первого реверсивного регистра 7 поступают импульсыPhase detector 3, divider 4, generator 5, LPF 6 and adder 1; form a conventional digital phase locked loop for the reference voltage produced by the reference voltage generator 1 and divider 2. In hold mode (synchronism), the frequency of the generator 5 is kept constant due to the voltage tuned by the phase detector 3. retreatment due to abrupt dissociation of the frequencies of the voltages applied to the phase detector 3, which occurs, for example, due to a change in the coefficient (} x |) of the divider frequency division division 4, there are pulses of difference You are at the output of one of the reverse registers 7 or 8, which are connected to the outputs of dividers 2 and 4 frequencies in such a way that if the input of the direct count of the first reversing register 7 is pulsed
с делител 2, то на его вход обратного счета поступают импульсы с делител 4, а па вход пр мого счета второго реверсивного регистра 8 поступают импульсы с делител 4, в то врем как на его вход обратного счета с делител 2. Поэтому, если частота импульсов на выходе делител 2 выше, чем па выходе делител 4, на выходе первого реверсивного регистра 7 по вл ютс импульсы разностной частоты , а на выходе второго реверсивного -регистра 8 при этом импульсов нет В противном случае по вл ютс импульсы на выходе второго реверсивного регистра 8, Таким образом, импульсы разностной частоты по вл ютс на выходе того или иного реверсивного регистра в зависимости от знака разностной частоты. Учитыва , что скважность этих импульсов может быть большой (это зависит от длины регистров), на их выходах устанавливаютс первый и второй нелинейные ФНЧ 9 и 10, роль которых - увеличение посто нной составл ющей напр жени с выхода ревер from divider 2, pulses from divider 4 arrive at its countdown input, and pulses from divider 4 arrive at the forward count input of the second reverse register 8, while at its countdown input from divider 2. Therefore, if the pulse frequency at the output of divider 2 is higher than the pa of the output of divider 4, at the output of the first reversing register 7 pulses of difference frequency appear, and at the output of the second reversible register 8, there are no pulses Otherwise, pulses appear at the output of the second reversing register 8 That way In this case, differential frequency pulses appear at the output of one or another reverse register, depending on the sign of the difference frequency. Considering that the duty cycle of these pulses can be large (it depends on the length of the registers), the first and second nonlinear low-pass filters 9 and 10 are installed at their outputs, the role of which is an increase in the constant component of the output voltage
сглажывание напр жени . Напр жени , вырабатываемые нелинейными ФНЧ 9 и 10, через сумматор 11 и ФНЧ 6 воздействуют на генератор 5, что приводит к эффекту частотной автоподстройки . После того, как разность частот импульсов, поступающих на фазовый детектор 3, значительно з меныпитс за счет эффекта частотной автоподстройки , переход в режим удержани достигаетс работой цифрового кольца фазовой автоподстройки частоты.smoothing stress. The voltages produced by non-linear low-pass filters 9 and 10, through an adder 11 and low-pass filters 6, affect the generator 5, which leads to the effect of frequency auto-tuning. After the frequency difference of the pulses arriving at phase detector 3 is significantly reduced by the frequency-locked loop effect, the transition to the hold mode is achieved by operating the digital ring of the phase-locked loop.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823524884A SU1305846A1 (en) | 1982-12-21 | 1982-12-21 | Digital frequency synthesizer shaft turn angle-to-digital converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823524884A SU1305846A1 (en) | 1982-12-21 | 1982-12-21 | Digital frequency synthesizer shaft turn angle-to-digital converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1305846A1 true SU1305846A1 (en) | 1987-04-23 |
Family
ID=21040186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823524884A SU1305846A1 (en) | 1982-12-21 | 1982-12-21 | Digital frequency synthesizer shaft turn angle-to-digital converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1305846A1 (en) |
-
1982
- 1982-12-21 SU SU823524884A patent/SU1305846A1/en active
Non-Patent Citations (1)
Title |
---|
Галин А.С. Диапазонно-кварце- ва стабклкзаи}1 СВЧ. - М. : Св зь, 1976, с. 37, рис. 1. 12с(. Манассевич В. Синтезаторы частоты. Теори и проектирование. - М.: Св зь, 1973, с.39, рис. 2.1. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4888564A (en) | Phase-locked loop circuit | |
US4068199A (en) | Digital phase-locked loop frequency modulator | |
JPH02186830A (en) | Center-offset-microwave frequency synthesizer | |
US3943460A (en) | Frequency conversion system | |
US3546617A (en) | Digital frequency synthesizer | |
US4797637A (en) | PLL frequency synthesizer | |
SU1305846A1 (en) | Digital frequency synthesizer shaft turn angle-to-digital converter | |
KR100296832B1 (en) | Discrete Time Signal Processing System | |
US4095190A (en) | Tuning system | |
US3866137A (en) | Phase locked frequency divider circuitry | |
SU1022312A1 (en) | Frequency synthesizer | |
SU886253A1 (en) | Frequency synthesizer | |
SU758529A1 (en) | Device for automatic tuning of frequency | |
SU389608A1 (en) | FREQUENCY SYNTHESIZER | |
SU1193802A1 (en) | Phase-lock loop | |
JPH0754905B2 (en) | PLL synthesizer circuit | |
SU1713102A1 (en) | Phase-lock loop | |
SU1427546A1 (en) | Frequency-modulated quartz osciliator | |
SU1112578A1 (en) | Digital phase-lock loop | |
SU1059673A1 (en) | Frequency synthesizer | |
SU661715A1 (en) | Synthesizer of a given frequency range | |
SU1252940A1 (en) | Digital frequency synthesizer | |
SU621060A1 (en) | Arrangement for automatic phase tuning of frequency | |
SU1149404A1 (en) | Frequency-phase-lock loop | |
SU1059660A1 (en) | Angle-modulated signal discriminator |