SU1291954A1 - Information input device - Google Patents
Information input device Download PDFInfo
- Publication number
- SU1291954A1 SU1291954A1 SU853950106A SU3950106A SU1291954A1 SU 1291954 A1 SU1291954 A1 SU 1291954A1 SU 853950106 A SU853950106 A SU 853950106A SU 3950106 A SU3950106 A SU 3950106A SU 1291954 A1 SU1291954 A1 SU 1291954A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- counter
- outputs
- Prior art date
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
Изобретение относитс к вычислительной технике и автоматике и может быть использовано дл ввода, информации в ЭВМ с клавиатуры. Изобретение позвол ет повысить надежность работы устройства за счет блокировки формировани ошибочного сигнала (кода) и обеспечить диагностику за счет формировани кодов нажатых клавиш. Дл этого в известное устройство введены счетчик, депшф- ратор, элемент задержки, два триггера , элементы И и элемент НЕ. 1 ил.. (Л СThe invention relates to computing and automation and can be used to enter information into a computer from a keyboard. The invention makes it possible to increase the reliability of the device by blocking the formation of an erroneous signal (code) and to provide diagnostics by generating codes of keystrokes. For this, a counter, a depotfader, a delay element, two triggers, an AND element and an NOT element are entered into a known device. 1 il .. (L S
Description
112112
Изобретение относитс к вычислительной технике и автоматике и может быть использовано дл ввода информации в электронные вычислительные машины с клавиатуры.The invention relates to computing and automation and can be used to enter information into electronic computers from a keyboard.
Целью изобретени вл етс повышение надежности устройства.The aim of the invention is to increase the reliability of the device.
На чертеже представлена функцио- нарьна схема устройства.The drawing shows a functional diagram of the device.
Устройство содержит клавиатуру 1, в состав которой вход т матрица коммутационных элементов.2 и блок 3 формирователей сигналов, блок 4 пам ти , регистр 5, элемент НЕ 6, генератор 7 импульсов, счетчик 8, дешифратор 9, первый триггер 10, второй триггер 11, третий триггер 12, первый 13, второй 14 и третий 15 элементы И, элемент 16 задержки.The device contains a keyboard 1, which includes a matrix of switching elements.2 and a block 3 of signal conditioners, a block 4 of memory, a register 5, a HE element 6, a pulse generator 7, a counter 8, a decoder 9, the first trigger 10, the second trigger 11 , the third trigger 12, the first 13, the second 14 and the third 15 elements And, the element 16 delay.
Работа устройства заключаетс в следующем.The operation of the device is as follows.
Сигналы на выходе клавиатуры 1 вл ютс адресом чейки блока 4 пам ти , В каждой чейке блока 4 пам ти , однозначно определ емой адресом имеетс бит готовности, установленный в разрешенных адресах и не установленный в запрещеннык адресах, бит ошибки, не установленный в разрешенных адресах и установленный в запрещенных, и выходной код устройства дл разрешенных адресов, однозначно соответствующий состо нию блока клавиатуры 1.The signals at the output of keyboard 1 are the cell address of memory block 4. In each cell of memory block 4, uniquely defined by the address, there is a ready bit set in the allowed addresses and not set in the forbidden addresses, an error bit not set in the allowed addresses and set to forbidden, and the output code of the device for allowed addresses, uniquely corresponding to the state of the keyboard block 1.
В исходном состо нии блок клавиатуры i формирует запрещающий адрес чейки блока 4 пам ти. Содержимое чейки пам ти присутствует на выхо , дах блока 4 пам ти. Сигнал неустаноленного бита Готовность с первого .выхода блока 4 пам ти через элемент НЕ 6 запрещает работу генератора 7 счетчика 8, а через элемент 16 задержки и элемент-И 13 сбрасывает триггер 11, с выхода которого на генератор 7 и счетчик 8 подаетс разрешающий сигнал. Счетчик 8 находитс в нулевом состо нии. По его сигналам дешифратор 9 формирует сигнал запрещающий запись в регистр 5, тригеры 10 и 11 и закрывающий элементы и 15. Триггеры 10 и 12 сброше- ны сйгна.пом с входа устройства Сброс. С выхода триггера 10 на генератор 7 подаетс разрешающий сигнал , а на выход Готовность устройства - сигнал, Сйответствующий отсутствию выходного кода устройства.In the initial state, the keyboard unit i forms the inhibiting cell address of the memory block 4. The contents of the memory cell are present at the output of the memory block 4. The signal of the uninstalled Readiness bit from the first output of the memory block 4 through the NOT 6 element prohibits the generator 7 of the counter 8, and through the delay element 16 and the AND 13 element resets the trigger 11, from whose output the enabling signal is sent to the generator 7 and the counter 8. Counter 8 is in the zero state. According to its signals, the decoder 9 generates a signal that prohibits writing to register 5, triggers 10 and 11, and closing elements and 15. Triggers 10 and 12 are cleared by the trigger from the input of the Reset device. A trigger signal is supplied from trigger output 10 to generator 7, and a signal corresponding to the absence of the output code of the device is output to the Ready Device output.
4242
При нажатии клавиши матрицы блока клавиатуры.1 на его выходах установитс разрешающий адрес чейки на вход блока 4 пам ти. На информационные выходы блока 4 пам ти из чейки поступит код, соответствующий нажатой клавише, на первый выход - сигнал установленного бита Готовность, на второй - сигнал неустановленногоWhen pressing the matrix key of the keyboard unit. At its outputs, the resolving address of the cell will be set to the input of the memory block 4. The information output of block 4 of the memory from the cell will receive a code corresponding to the pressed key, the first output is the signal of the set Readiness bit, the second is the signal of an unspecified
бита Ошибка. Сигнал с первого выхода блока 4 пам ти через элемент НЕ 6 разрешит работу генератора 7 и счетчика 8, через элемент И 13 сни- мёт запрещающий сигнал с триггера 11 иBit Error. The signal from the first output of memory block 4 through the NOT 6 element will allow operation of the generator 7 and counter 8, through the I 13 element will remove the inhibit signal from the trigger 11 and
закроет элемент 14, Сигнал с второго выхода блока 4 пам ти запретит элемент , И 15о Счетчик 8 и дешифратор 9 сформиру- ют импульс записи, который с выхода де- , шифратора 9 поступит на входы триггеров 10 и 11, на входы элементов И 14 и 15 и откроет вход записи регистра 5. На выходах регистра 5 тb- витс информаци , переписанна с выходов блока 4 пам ти по переднему фронту импульса. По заднему фронту импульса записи установ тс триггеры 10 и 11, при этом сигнал с выхода триггера 10 блокирует работу генератора 7 и поступает на выход Готовftcloses element 14, the signal from the second output of memory block 4 will prohibit the element, and 15o the counter 8 and the decoder 9 will form a recording pulse, which from the output of the de- encoder 9 will go to the inputs of the trigger 10 and 11, to the inputs of the elements 14 and 15 and opens the input of the record of register 5. At the outputs of the register 5 tb-vitas, the information rewritten from the outputs of block 4 of memory is on the leading edge of the pulse. Triggers 10 and 11 are set on the falling edge of the write pulse, while the signal from the output of trigger 10 blocks the operation of generator 7 and goes to the output Ready.
ность устройства, а сигнал с триггера 11.также блокирует работу генератора 7 и сбрасывает счетчик 8.device, and the signal from the trigger 11. also blocks the operation of the generator 7 and resets the counter 8.
После считывани информации с устройства по сигналу Готовность наAfter reading the information from the device on the Ready signal to
выходе устройства, триггер 10 сбрасываетс по входу Сброс устройства . Сигнал противоположного значени с выхода триггера 10 поступит на выход Готовность устройства и разрешит работу генератора 7, котора запрещена сигналом с выхода триггера 11, После отпускани клавиши с первого выхода блока 4 пам ти снимаетс , сигнал Готовность, при этом череЗthe output of the device, the trigger 10 is reset on the Reset device input. The signal of the opposite value from the output of the trigger 10 will go to the Device Ready output and allow the generator 7, which is disabled by the signal from the trigger 11 output. After releasing the key from the first output of the memory block 4, the Readiness signal is removed, and
элемент НЕ 6 блокируетс работа генератора 7 и счетчика 8. Через элемент 16 задержки и элемент-И 13 сбрасываетс триггер 11, с выхода которого подаетс разрешающий сигнал на ранее заблокированные генератор 7 и счетчик 8. В результате устройство возвращаетс в исходное состо ние.the NOT 6 element blocks the operation of the generator 7 and the counter 8. Through the delay element 16 and the AND element 13, the trigger 11 is reset, the output of which gives the enabling signal to the previously blocked generator 7 and the counter 8. As a result, the device returns to its original state.
В случае, если на вход блока 4 пам ти поступит сигнал помехи, то на входе этого блока сформируетс запрещенный адрес чейки, из которой считываетс информаци , с неустановленным битом Готовность. В этом случае если не будет сформирован импульс записи счетчиком 8 и дешифратором 9, схема придет в исходное состо ние за счет блокировки генератора 7 и сброса счетчика 8 через элемент НЕ 6. Если же импульс записи будет сформирован, то в триггер 12 через элемент И 14 или 15 запишетс сигнал Ошибки, который поступит на соответствующий выход устройства.In the event that an interference signal arrives at the input of memory block 4, then a forbidden address of the cell from which information is read out with the unset Ready bit is formed at the input of this block. In this case, if the write pulse is not generated by the counter 8 and the decoder 9, the circuit will come to its original state by blocking the generator 7 and resetting the counter 8 through the NOT element 6. If the recording pulse is generated, then trigger 12 through the And 14 element or 15, an Error signal is recorded, which goes to the corresponding output of the device.
Если информаци с устройства не будет считана, а произойдет отпускание клавиши и нажатие следующей, то работа генератора 7 будет заблокирована сигналом с вьйсода триггера 10 до тех пор, пока информаци не будет считана и триггер 10 не будет сброшен сигналом Сброс по входу устройства. Только после этого будет осуществлен вывод информации , соответствующей нажатой клавише .If information from the device is not read, and the key is released and the next is pressed, the generator 7 will be blocked by a signal from trigger 10 until the information is read and the trigger 10 is cleared by the Reset input signal. Only after that the information corresponding to the pressed key will be displayed.
При нажатии двух клавиш одновременно на входе блока 4 пам ти формируетс запрещенный адрес чейки блока 4 пам ти, в которой не установлен бит Готовности.When two keys are pressed simultaneously, the forbidden cell address of the memory block 4, in which the Readiness bit is not set, is generated at the input of memory block 4.
При этом устройство не осуществл ет вывод информации этой чейки и переходит в исходное состо ние. Таким образом, возможна работа с перекрытием клавиш, т.е. при нажатии первой клавиши, нажатии второй и отпускании первой будет последовательно вьшодитьс информаци , соответствующа первой и второй клавише.In this case, the device does not output information of this cell and returns to the initial state. Thus, it is possible to work with overlapping keys, i.e. when the first key is pressed, the second key is pressed and the first is released, the information corresponding to the first and second keys will be successively displayed.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853950106A SU1291954A1 (en) | 1985-09-03 | 1985-09-03 | Information input device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853950106A SU1291954A1 (en) | 1985-09-03 | 1985-09-03 | Information input device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1291954A1 true SU1291954A1 (en) | 1987-02-23 |
Family
ID=21196206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853950106A SU1291954A1 (en) | 1985-09-03 | 1985-09-03 | Information input device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1291954A1 (en) |
-
1985
- 1985-09-03 SU SU853950106A patent/SU1291954A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1062676, кл G 06 F 3/02, 1982. Авторское свидетельство СССР № 964618, кл. G 06 F 3/02, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4247905A (en) | Memory clear system | |
US4392133A (en) | Electronic lock with changeable opening code | |
US4016409A (en) | Longitudinal parity generator for use with a memory | |
SU1291954A1 (en) | Information input device | |
SU1314327A1 (en) | Information input device | |
SU1260955A1 (en) | Device for addressing memory | |
SU970464A2 (en) | Memory with simultaneous access to several words | |
SU1241222A1 (en) | Information input device | |
SU1247877A1 (en) | Device for debugging microcomputers | |
SU1251087A1 (en) | Device for debugging programs | |
JPS6212518B2 (en) | ||
SU389504A1 (en) | AT !•'. R? | |
SU1465887A1 (en) | Arrangement for modifying the address of memory zones in program debugging | |
SU985776A1 (en) | Data input device | |
SU1361624A2 (en) | Self-monitoring memory | |
SU1251178A1 (en) | Associative storage | |
SU1471195A1 (en) | Program debugger | |
SU1234844A1 (en) | Multichannel device for controlling information input in microcomputer | |
SU1348913A1 (en) | Storage with error detection | |
SU496604A1 (en) | Memory device | |
RU1306360C (en) | Device for information input with restricted access | |
SU1529208A1 (en) | Information input device | |
SU1182506A1 (en) | Information input device | |
SU834704A1 (en) | Storage control device | |
SU1430960A1 (en) | Device for monitoring program run in computer |