SU1290305A1 - Device for calculating function value - Google Patents
Device for calculating function value Download PDFInfo
- Publication number
- SU1290305A1 SU1290305A1 SU853931257A SU3931257A SU1290305A1 SU 1290305 A1 SU1290305 A1 SU 1290305A1 SU 853931257 A SU853931257 A SU 853931257A SU 3931257 A SU3931257 A SU 3931257A SU 1290305 A1 SU1290305 A1 SU 1290305A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- control unit
- inputs
- elements
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к области вычислительной техники и может быть использовано как функциональный .преобразователь в реальном масштабе времени. Целью изобретени вл етс повьшение точности воспроизведени значений функции при заданных объемах пам ти за счет увеличени числа узловых точек значением функции . Устройство дл вычислени функ-. ции содержит счетчик 1 интервалов, дешифратор 2, первый шифратор 3, блок 4 пам ти приращени функции, первый буферный регистр 5, первьй сумматор 6, первый регистр 7 итерации , регистр 8 результатов, блок 9 управлени , второй шифратор 10, блок II пам ти приращени аргумента, второй буферный регистр 12, второй сум- матор 13, второй регистр 14 итерации , счетчик 15 адреса. В блоках 4 и 11 пам ти хран тс принципиально различные значени приращени функции и аргумента. Восстановление значени функции происходит суммированием величин приращени и предьщу- щего значени функции. 5 ил. (Л е 21 о сдThe invention relates to the field of computing and can be used as a functional real-time converter. The aim of the invention is to increase the accuracy of reproducing the values of a function for a given amount of memory by increasing the number of node points by the value of the function. The device for calculating the functions. contains 1 interval counter, decoder 2, first encoder 3, function increment memory block 4, first buffer register 5, first adder 6, first iteration register 7, result register 8, control block 9, second encoder 10, memory block II the increments of the argument, the second buffer register 12, the second summator 13, the second register 14 of iteration, the counter 15 of the address. In blocks 4 and 11 of the memory, fundamentally different values of the function and argument increments are stored. The function value is restored by summing the increment values and the previous value of the function. 5 il. (LE 21 about SD
Description
Изобретение относитс к вычислительной технике и может быть исполь зовано в информационно-измерительных и управл ющих системах при выполнении функциональных преобразований в реальном масштабе времени.The invention relates to computing and can be used in information-measuring and control systems when performing functional transformations in real time.
Цель изобретени - повьшение точности воспроизведени функции при заданных объемах пам ти за счет увеличени числа узловых точек значений функции.The purpose of the invention is to increase the accuracy of reproduction of a function for a given amount of memory by increasing the number of nodal points of the function values.
На фиг.1 представлена функциональна схема устройства дл вычислени функции; на фиг.2 - алгоритм функционировани устройства; на фиг.З - схема блока управлени ; на фиг.4 - схема узла тактировани ; на фиг.З - пример задани функции У F (х).Figure 1 shows the functional diagram of the device for calculating a function; Fig. 2 shows an algorithm for operating the device; FIG. 3 is a control block diagram; 4 is a clock node diagram; FIG. 3 is an example of setting the function Y F (x).
S - значени посто нных прира1це- ний, которым соответствуют приращени адресов В ,, В. , . .S - values of constant increments, which correspond to the increment of addresses В, V.,. .
В„ (г 9,В „(g 9,
); q. - разность приращений функ10); q. - difference increments funk10
ций у на i -м и i-1-м интервале, т.е. q. S,- б, ; приращение адресов при смене Ь ; RJ - разность приращений адресов на i -м и i-1-м интервале, т.е. R,- (d ).on the i-th and i-1st interval, i.e. q. S, - b,; increment of addresses when changing b; RJ is the difference between the increments of addresses on the i-th and i-1st interval, i.e. R, - (d).
Эти номера i in,m-l , . . . ,2,1 ,0 вл ютс содержимым счетчика 1 интервалов , причем при переходе к новому интервалу/блока 9 управлени выдает сигнал вычитани единицы из содержимого счетчика 1 интервалов. Величины R;, составл ют содержимое блока 11 пам ти прирапдений аргумента, причем адресом дл этого блока пам ти вл етс унитарньй код (пор дковый номер Устройство дл вычислени функции 20 1, полученный после дешифратора 2). содержит счетчик 1 интервалов, дешиф- Дл сокращени объема блока 11 пам 5These numbers are i in, m-l,. . . , 2,1, 0 are the contents of the interval 1 counter, and when going to a new interval / control unit 9, it outputs a unit subtraction signal from the contents of the interval 1 counter. The values of R ;, the contents of block 11 of the memory of the argument arrays, the address for this block of memory being the unitary code (the serial number of the Device for calculating the function 20 1, obtained after the decoder 2). contains interval 1 counter, decrypt- To reduce the volume of block 11, memory 5
ратор 2, первый шифратор 3 адреса., блок 4 пам ти приращений функции, первый буферный регистр 5, первьш сумматор 6, первьш регистр 7 итера- ций, регистр 8 результата, блок 9 управлени , второй шифратор 10 адреса блок 11 пам ти приращений аргумента , второй буферный регистр 12, второй сумматор 13, второй регистр 14 итерации, счетчик 15 адреса.RATOR 2, first address encoder 3., function increment memory block 4, first buffer register 5, first adder 6, first iteration register 7, result register 8, control block 9, second address encoder 10 block of argument increment memory 11 , the second buffer register 12, the second adder 13, the second register 14 iteration, the counter 15 addresses.
Блок 9 управлени содержит первый 16 и второй 17 входы задани режима тактировани , первый 18 и второй 19 входы задани режима приращени аргумента, вход 20 запуска, элемент 2 задержки, генератор 22 импульсов, шифратор 23 управлени , первый регистр 24 состо ни , группу элементов И 25, второй .регистр 26 состо ни , дешифратор 27 управлени узел 28 тактировани , второй 29 и первый 30 элементы ИЛИ, первьм 31 и второй 32 триггеры,. второй 33 и первый 34 элементы И.The control unit 9 contains the first 16 and second 17 inputs of the clock mode setting, the first 18 and second 19 inputs of the argument increment mode setting, the start input 20, the delay element 2, the pulse generator 22, the control encoder 23, the first status register 24, the group of AND elements 25, the second state register 26, the control decoder 27, the clocking node 28, the second 29 and the first 30 elements OR, the first 31 and the second 32 triggers ,. the second 33 and the first 34 elements I.
Узел 28 тактировани содержит первый 35 и второй 36 элементы ИЛИ,The node 28 clocking contains the first 35 and second 36 elements OR,
первый 37 и второй 38 И, третий 39 и четвертью 40 элементы И п тьш 41, шестой 42, седьмой 43, восьмой 44 элементы И, третий 45 и четвертьй 46 элементы ИЛИ, первый 47 и второй 48 элементы НЕ.the first 37 and the second 38 AND, the third 39 and the fourth 40 elements And 41, the sixth 42, the seventh 43, the eighth 44 elements AND, the third 45 and the fourth 46 elements OR, the first 47 and second 48 elements NOT.
Устройство функционирует следующим образом.The device operates as follows.
На Лиг.5 представлен пример графика воспроизводимой функции у , F (х), где обозначено: S,, Ь Lig.5 presents an example of the graph of the reproduced function y, F (x), where denoted: S ,, b
S - значени посто нных прира1це- ний, которым соответствуют приращени адресов В ,, В. , . .S - values of constant increments, which correspond to the increment of addresses В, V.,. .
В„ (г 9,В „(g 9,
); q. - разность приращений функ ); q. - the difference between the increments of the function
ти приращений аргумента в нем хран тс только различные R; (не равные друг, другу , поэтому выходы дешифра- тора 2,, адресуемые к одному и тому же значению V. , объедин ютс вторым шифратором lO.These argument increments store only the various Rs; (not equal to each other, therefore, the outputs of the decoder 2, addressed to the same value V., are combined by the second encoder lO.
Аналогично в блоке 4 пам ти приращени функции хран тс различные значени 1 йзностей от приращений функций 8, ,,S.- -.&h. Т -е- q,, 5, ,Similarly, in block 4 of the function increment memory, different values of the functions are stored from the increments of functions 8, ,, S.- -. &Amp; h. T-q, 5,,
i q.i q.
q, -&Л 3 3 -5, ., q, .-i,Хот закон смены приращений адресов и изменени заданной функции опреде- л етс видом самой функции F(x) величины изменени значени функции и изменени адреса практически всегда не . совпадают по значени м ,Гсовпаде- ни могут быть лип1ь на тех участках, где производна функции равна величине изменени адресов аргумента) , поэтому выходы дешифратора 2 первым шифратором 3 объедин ютс по свое- му правилу, в общем случае отлично- . му от правила второго шифратора 10 дл заданной функции реального времени . Iq, - & Л 3 3 -5,., q,.-i, Although the law of changing address increments and changing a given function is determined by the form of the function F (x) itself, the magnitude of the change in the value of the function and the change in address is almost always not. Coincidences can be sticky in those areas where the derivative of the function is equal to the value of the argument address change), so the outputs of the decoder 2 by the first encoder 3 are combined according to their own rule, generally excellent. from the rule of the second encoder 10 for a given real-time function. I
Работа устройства осуществл ет- с в строгой алгоритмической последовательности (фиг.2). После сигнала Пуск по входу 20 блок 9 управлени производит установку всех регистров Рг 5,7,8,12 и 14 и счетчи- ков Сч1, Сч15 в исходное (нулевое) Состо ние (оператор А ). Затем изThe operation of the device is carried out in a strict algorithmic sequence (figure 2). After the Start-up signal, control unit 9 sets all registers Pr 5,7,8,12 and 14 and counters Sch1, Sch15 to the initial (zero) State (operator A). Then from
оabout
числового блока 4 пам ти приращений функции производитс считьшание содержимого нулевого адреса (оператоpa A I и запись в счетчик 1. В нулевом адресе блока 4 пам ти приращений функции хранитс увеличенное на 1 количество интервалов функции F(x), а в нулевом адресе блока 11 пам ти приращений аргумента - начальное значение у, котэрое, направл етс в регистр 8 результата (оператор Ajj. Далее осуществл етс проверка содержимого счетчика 15 адреса. Если-содер- жимое Сч15 равно нулю (это бьтает только в начале работы или в конце очередного интервала F(x) , то из содержимого счетчика 1 интервалов вычитаетс 1 (оператор А и осуще- ствл етс параллельное считьшание из блоков 4 и 11 пам ти с соответствующим выводом значений q и R. в буферные регистры 5 и 12 и затем также параллельно производитс сумми- рование значений Рг5 + Рг7 и Рг12 + + Рг14 и вьшод результатов в Рг7 и Рг14 (операторы А,, - А,, и А - А Содержргмое Рг1 4 (количество отсчетов на данном i-м интервале) записы- ваетс в ,после чего производитс проверка, поступил ли запрос на выдачу очередного значени F(x) (оператор А.с;. Если запрос поступил, то производитс вычисление значени у у +5,; (оператор значение счетчика,- хран щего количество отсчетов на ij-м интервале, уменьшаетс на 1 : ( Сч15-1) и производитс сброс в нулевое состо ние второго триггера блока 9 управлени ((оператор А, после чего весь алгоритм повтор етс с проверки содержимого счетчика 15 адреса.the numerical block 4 of the function increment memory is used to match the contents of the zero address (operator AI and write to counter 1. The zero address of the function increment memory 4 stores the increased number of function intervals F (x) by 1, and the zero address of the memory block 11 increments of the argument — the initial value y, the kotoroe, is sent to the result register 8 (operator Ajj. Next, the contents of the address counter 15 are checked. If the content of Cr15 is zero (this is only at the beginning of the work or at the end of the next interval F ( x) then the interval 1 is subtracted from the contents of counter 1 (operator A and parallel matching from memory blocks 4 and 11 with the corresponding output of q and R. to buffer registers 5 and 12, and then also Pr2 + Pr7 and Prg12 + + Prg14 and results of Pr7 and Prg14 (operators A ,, - A ,, and A - A Contains Prg1 4 (the number of samples in this i-th interval) is recorded in, after which a check is made, whether the request for issuing the next value of F (x) (operator A. s ;. If the request is received, the calculation of the value of y is +5; (the operator counter value, which stores the number of samples in the ij-th interval, decreases by 1: (Cf15-1) and the second trigger of control block 9 is reset to the zero state ((operator A, after which the entire algorithm repeats itself from checking the contents of the counter 15 address.
Предлагаемое устройство может работать как с внутренним, так не., внешним тактированием за счет нали- .чи специальных входов 16 и 17. При работе с внутренним тактированием сигнал 1 на вход не подаетс , следовательно , первый триггер 31 устройства управлени остаетс в нулевом состо нии и работа устройства управлени осуществл етс по алгоритму с пр мым переходом от состо ни aj к состо нию а. Если устройство дл вычислени тактов предполагаетс использовать с внешним тактированием перед командой Пуск по входу 17 подаетс команда установки первого триггера 31 блока управлени в состо ние I. В последнем случае устройство может работать с переменнымThe proposed device can operate both with internal and not external clocking due to the presence of special inputs 16 and 17. When working with internal clocking, signal 1 is not fed to the input, therefore, the first trigger 31 of the control device remains in the zero state and the operation of the control unit is performed by an algorithm with a direct transition from state aj to state a. If the device for calculating clocks is intended to be used with external clocking, a command to set the first trigger 31 of the control unit to state I is given to the start command at input 17. In the latter case, the device can operate with variable
интервалом fшагом вычислени v Устройство управлени имеет дополнителный вход 16 дл внешнего сброса первого триггера 31 в О (внутренний сброс оператором производитс автоматически в конце работы, А j,), что позвол ет, использу входы 16, 17 и 19 работать также в режиме внешнего пуска, приостановки и продолжени счета с автоматическим тактировнием , начина с любой промежуточной точки значени F (х),interval f step calculation v The control device has an additional input 16 for external reset of the first trigger 31 in O (internal reset by the operator automatically at the end of work, A j,), which allows using inputs 16, 17 and 19 to work also in external start mode , pause and continue counting with automatic clocking, starting from any intermediate point of the value of F (x),
Устройство вычислени функций работает в соответствии с алгоритмом (фиг.2), согласно которому блок 9 управлени находитс в ожидании сигнала внешнего тактировани (в данном случае временной метки, частота поступлени которой может быть на несколько пор дков ниже тактовой частоты работы блока управлени ) , после его получени из счетчика адреса 15 производитс вычитание I. Если при этом расчет производитс внутри i-ro интервала (содержимое счетчика отлично от нул ), то производитс считьтание приращени q ., алгебраическое сложение его (сложение или вычитание с предьщущим значением функции, хран п;имс в первом регистре 7 итерации, и запись полученного значени в регистр 8 результата . В случае конца i -го интервала одновременно с процессом нахождени значени функции находитс ве- личина очередного i+1-го интервала. Дл этого также производ тс операции , что и дл V с блоком пам ти приращений аргумента, вторым сумматором 13 и вторым регистром 14 итерации , после чего новое значение интервала в параллельном коде за- письшаетс на счетчик 15 адреса, а из счетчика 1 интервалов вычитаетс 1 дл изменени номера интервала. Затем в блоке управлени производит-v с npoBepKaj не по вилс ли сигнал окончани и вл етс ли этот сигнал окончани признаком завершени программы расчета всех значений функции, тогда производитс начальна установка триггера внешнего тактировани Если прерьшание вл етс внешним сигналом, устройство переходит в режим ожидани следующего поступлени сигнала /лх, сохран содержимое всех регистров пам ти и счетчиков .The function calculation device operates in accordance with the algorithm (Fig. 2), according to which control unit 9 is waiting for an external clock signal (in this case, a time stamp, the arrival frequency of which can be several orders of magnitude lower than the clock frequency of the control unit) getting it from the counter of address 15 is subtracted I. If this is done within the i-ro interval (the contents of the counter are non-zero), then increment q is calculated, its algebraic addition (add or subtracting with the previous function value, stored in the first register 7 iteration, and writing the obtained value to the result register 8. In the case of the end of the i-th interval, simultaneously with the process of finding the function value, the next i + 1-th For this, operations are also performed as for V with the argument increment memory block, the second adder 13 and the second iteration register 14, after which the new interval value in the parallel code is written to the address counter 15, and from the counter 1 intervals subtract 1 for varying the slot number. The control unit then produces -v with npoBepKaj whether the end signal is not wired and whether the end signal is a sign of the completion of the program for calculating all function values, then the initial setting of the external clock trigger is made. If the signal is an external signal, the device goes into the next standby mode signal arrival / lx, retaining the contents of all memory registers and counters.
5five
Блок 9 управлени функционирует в следующей последовательности. По сигналу Пуск первый и второй регистры состо ний устанавливаютс в исходное (нулевое) состо ние, через задержку производитс запуск генератора 22 импульсов, По первому сигналу генератора 22 импульсов осуществл етс опрос дешифратора 27 управлени и узел 28 тактировани формирует соответствующие кома1-щы управлени А. и сигнал перехода блока управлени из нулевого в следующее состо ние в полном соответствии с алгоритмом. Следующим во времени импульсом Т производитс перезапись a(t-(-l) в a(t), т.е. из Рг24 содержимое переноситс в Рг26 Второй импульс Т генератора повтор ет процедуру работы блока управ - лени уже с первого состо ни .The control unit 9 operates in the following sequence. By the Start signal, the first and second status registers are set to the initial (zero) state, the generator 22 pulses are started through a delay. The first signal of the pulse generator 22 interrogates the control decoder 27, and the clocking node 28 forms the corresponding control A. and the transition signal of the control unit from zero to the next state is in full accordance with the algorithm. The next time pulse T is used to rewrite a (t - (- l) to a (t), i.e. from Pr24 the contents are transferred to Pr26 The second pulse T of the generator repeats the procedure of the control unit from the first state already.
На фиг,3 введены следующие обозначени :In FIG. 3, the following notation is introduced:
Т, лх - триггеры с кодовыми входами дл установки признака Внешнее тактирование (Т) и поступлени T, lx - flip-flops with code inputs for setting the feature External clocking (T) and input
дх В51ешнего такта очередного изменени х; , Т, - синхронна пара импульсов , сдвинутых во времени так1-1м образом, что дл одного и того же момента времени tt (t)rt лг (t) 0 ;dx B51 of another measure of the next change; , T, is a synchronous pair of pulses that are shifted in time in such a way that it is for the same time point tt (t) rt, lg (t) 0;
a(t), - состо ни блока 9 управ- a(t+l) лени и насто щий и последующий t+1 основной (т) такт времени; Ад,А, - выходные команды блокаa (t), are the states of the control 9 block a (t + l) of laziness and the present and subsequent t + 1 main (t) time tick; Hell, A, block output commands
А,BUT,
..
9 9
управлени ;management;
Рг a(t) и- четырехразр дные регист- Рг a(t+.l) ры;Pr a (t) and four-bit registries Pr a (t + .l) ry;
t а; - выходы дешифратора.t a; - outputs of the decoder.
Блок из восьми двухвходовых элементов И служит дл переписи содержимого Рг а (t+1) в Рг a(t)., а шифратор - дл преобразовани унитарного (а ,а,,..,, аv) кода состо ни блока 9 управлени в двоичньй позиционный код состо ни а (t+l).A block of eight two-input elements And is used to rewrite the contents of Pr a (t + 1) into Pr a (t)., And the encoder to convert the unitary (a, a ,, .., av) status code of control block 9 into binary positional status code a (t + l).
Устройство может иметь различные варианты исполнени , в частности дл расчета приращений вместо регистров , и сумматоров может быть использован микропроцессор.90305-6The device can have various versions, in particular, for calculating increments instead of registers, and adders can be used with a microprocessor.90305-6
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853931257A SU1290305A1 (en) | 1985-07-17 | 1985-07-17 | Device for calculating function value |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853931257A SU1290305A1 (en) | 1985-07-17 | 1985-07-17 | Device for calculating function value |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1290305A1 true SU1290305A1 (en) | 1987-02-15 |
Family
ID=21189802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853931257A SU1290305A1 (en) | 1985-07-17 | 1985-07-17 | Device for calculating function value |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1290305A1 (en) |
-
1985
- 1985-07-17 SU SU853931257A patent/SU1290305A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 579622, кл. G 06 F15/32, 1975. Мухопад Ю.Ф. Проектирование специализированных микропроцессорных вычислителей.- Новосибирск: Наука, 1981, с.37. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1290305A1 (en) | Device for calculating function value | |
SU1656511A1 (en) | Digital function separator | |
SU1539758A1 (en) | Programmable shaper of periodic function | |
SU843218A1 (en) | Digital code-to-time interval converter | |
SU468369A1 (en) | Converter code analog | |
SU1633496A1 (en) | Device for reducing fibonacci codes to minimal form | |
SU1170461A1 (en) | Calculating device | |
JPS5840421Y2 (en) | Digital differential analyzer | |
SU1387004A2 (en) | N-sensors-to-computer interface | |
SU1208562A1 (en) | Device for editing records in tables | |
SU1273930A2 (en) | Device for sequential selecting of ones from n-bit binary code | |
SU1487041A1 (en) | Dynamic priority unit | |
SU1383346A1 (en) | Logarithmic converter | |
SU1401479A1 (en) | Multifunction converter | |
SU1314330A1 (en) | Device for preprocessing information | |
SU1410048A1 (en) | Computing system interface | |
SU660231A1 (en) | Converter of the ratio of two frequencies into code | |
SU1481738A1 (en) | Device for determining extreme numbers represented by pulse-numeric codes | |
SU1483431A1 (en) | Modulo 9 check and program control unit | |
SU1531086A1 (en) | Arithmetic-logic device | |
SU666538A1 (en) | Binary-to-binary-decimal code converter | |
SU1517034A1 (en) | Microprogram processor | |
SU611252A1 (en) | Long-time storage | |
SU711562A1 (en) | Exponentiating arrangement | |
SU1161944A1 (en) | Device for modifying memory area address when debugging programs |