SU1285623A1 - Device for processing picture signals - Google Patents

Abstract

Изобретение относитс  к телевидению и обеспечивает уменьшение времени обработки за счет обеспечени  возможности непосредственной адресации видиопам ти процессором. Устр-во содержит процессор 1, блок 2 основной пам ти (БОП), блок 3 сопр жени , блок 4 дополнительной пам ти (БДП), блок 5 управлени  доступом, блок 6 управлени  видеопам тью (БУДП) 6, блок 7 видеопам ти, видео«ь ф процессор 8, видеоконтрольный блок 9, блок 10 АЦП и источник 11 телевизионного сигнала. Вс  область пам ти , адресуемой процессором 1 при обращении к пам ти по системной шине , разбиваетс  на две области: область посто нно адресуемой пам ти и область пам ти, адресуемой постранично . При обращении к первой из этих областей в БОП 2 происходит цикл обмена как в обычной ЭВМ..При обращении к второй области в БОП 2 происходит цикл обмена данными либо с введенным БДП 4, либо с блоком 7 видеопам ти (посредством БУВП 6). Программы, загруженные в БДП 4, могут пользоватьс  только данными, загруженными в БОП 2. Данными, загруженными в блок 7, он может пользоватьс  только при обращении к подпрограмме, загруженной в БОП 2. За счет произвольного распределени  видеопам ти между изображени ми, программами и данными увеличиваетс  объем пам ти ЭВМ и повышаетс  производительность . Прохождение программ можно наблюдать на экране видеоконтрольного блока 9. 4 ил. i (Л ND 00 01 О5 tsD СОThe invention relates to television and provides a reduction in processing time by allowing the processor to directly address a video viewer. The device comprises a processor 1, a main memory unit 2 (BOP), a conjugation unit 3, an additional memory unit 4 (BST), an access control unit 5, a video memory control unit 6 (ACCC) 6, a video memory block 7, a video processor 8, a video monitor unit 9, a block 10 ADC and a source 11 of a television signal. The entire area of memory addressed by processor 1 when accessing the memory via the system bus is divided into two areas: the area of the constantly addressed memory and the area of memory that is paged. When accessing the first of these areas in the BOP 2, the exchange cycle occurs as in a conventional computer. The programs loaded in the PDU 4 can only be used by the data loaded in the BOP 2. The data downloaded in block 7 can only be used when referring to the subroutine loaded in the BOP 2. Due to the arbitrary distribution of video memory between images, programs and data increases the amount of computer memory and improves performance. The passage of the programs can be observed on the screen of the video monitoring unit 9. 4 Il. i (L ND 00 01 O5 tsD CO

Description

Изобретение относитс  к телевизионным средствам обработки и отображени  информации с применением средств вычислительной техники и ;может быть использовано в медицине, в научных исследовани х и т.д.The invention relates to television means of processing and displaying information using computer technology and may be used in medicine, in scientific research, etc.

Цель изобретени  - уменьшение времени обработки за счет обеспечени  возможности непосредственной адресации видеопам ти процессором. The purpose of the invention is to reduce the processing time by allowing the processor to directly address the video memory.

На фиг, 1 представлена структур-, на  электрическа  схема устройства дл  обработки сигналов изображений, на фиг. 2 - структурна  электрическа  схема блока управлени  доступом, на фиг. 3 - структурна  электрическа схема блока управлени  видеопам тью, на фиг. 4 - диаграмма распределени  адресного пространства процессора.Fig. 1 shows the structure of the electrical circuit of the device for processing image signals; Fig. 2 is a structural electrical circuit of the access control unit; FIG. 3 is a structural electrical circuit of a video control unit; FIG. 4 is a diagram of the distribution of the address space of the processor.

Устройство дл  обработки сигналов изображений (фиг, 1) содержит процессор 1, блок 2 основной пам ти, блок 3 сопр жени , блок 4 дополнительной пам ти, блок 5 управлени  доступом, блок 6 управлени  видеопа- м тью, блок 7 видеопам ти, видеопроцессор 8, видеоконтрольный блок 9, блок 10 аналого-цифрового преобразовател  (АЦП) и источник 11 телевизионного сигнала,, The device for processing image signals (FIG. 1) contains a processor 1, a main memory unit 2, an interface block 3, an additional memory block 4, an access control block 5, a video memory block 6, a video memory block 7, a video processor 8, a video monitoring unit 9, an analog-to-digital converter (ADC) unit 10 and a television signal source 11

Блок 5 управлени  доступом (фиг, 2) содержит селектор 12 адреса элемент 13, задержки, формирователь 14 сигнала окончани  обмена, первый элемент И-НЕ 15, первый инвертор 16, второй элемент И-НЕ 17, элемент И 18 триггер 19, второй инвертор 20, элемент ИЛИ 21, третий инвертор 22, второй элемент И 23 и формирователь 24 сигнала состо ни ,The access control unit 5 (FIG. 2) contains the address selector 12 element 13, delays, the exchange termination signal generator 14, the first element AND-15, the first inverter 16, the second element-AND-17, element 18 and the trigger 19, the second inverter 20, an OR element 21, a third inverter 22, a second element AND 23, and a condition signal generator 24,

Блок 6 управлени  видеопам тью (фиг, 3) содержит блок 25 протокола обмена, буфер 26 данных, буф.ер 27 адреса, мультиплексор 28 адреса, генератор 29 адресов развертки, блок 30 управлени , синхронизатор 31,. буфер 32 разв зки шин и буфер 33 обмена .Video control unit 6 (FIG. 3) contains exchange protocol block 25, data buffer 26, address buffer 27, address multiplexer 28, sweep address generator 29, control block 30, synchronizer 31 ,. buffer 32, bus interchange and clipboard 33 exchange.

Устройство дл  обработки сигналов изображений работает следующим образом .The device for processing image signals works as follows.

Вс  область пам ти, адресуемой процессором 1 при обращении к пам ти по системной шине, разбиваетс  на две части (фиг. 4а): область 34 посто нна адресуемой пам ти и область 35 пам тиJ адресуемой постранично. При ,обращении процессора 1 к областиThe entire memory area addressed by processor 1 when accessing the memory via the system bus is divided into two parts (Fig. 4a): the area 34 is constant of the addressable memory and the area 35 of the memory is addressable page by page. When the processor 1 accesses the area

34всегда происходит цикл обмена данными в блоке 2 основной пам ти. При обращении к области 35 происходит цикл обмера данными либо с блоком 4 дополнительной (затен емой) пам ти, либо с блоком 7 видеопам ти (фиг, и ), В последнем случае в осуществлении цикла принимает участие блокThe cycle of data exchange in block 2 of the main memory always occurs. When accessing area 35, a cycle of data measurement occurs either with block 4 of additional (shadowed) memory or with block 7 of video memory (FIG. 2). In the latter case, the block takes part

6управлени  видеопам тью. Цикл обмена происход щий в одном из блоков 46 video control. Exchange cycle occurring in one of blocks 4

или 7, определ етс  режимом работы блока 5 управлени  доступом. or 7, is determined by the mode of operation of the access control unit 5.

Любой блок, подключенный к системной шине и захвативший ее (например , процессор 1 или блок 3 сопр жени ) 5 может обращатьс  к любым устройствам,подключенным к системной шине и запрограммированным на обмен с шиной, В частности, захвативший шину блок, называемый активным, может обращатьс  к пам ти, подключенной к шине. При обращении к облас- .ти 34 цикл обмена происходит в блоке 2 основной пам ти (как в обычной ЭВМ), При обращении к областиAny block connected to the system bus and captured it (for example, processor 1 or interface block 3) 5 can access any devices connected to the system bus and programmed to communicate with the bus. In particular, a block that captured the bus, called active, can access to the memory connected to the bus. When accessing the field. 34, the exchange cycle occurs in block 2 of the main memory (as in a conventional computer). When accessing the area

35откликаетс  либо блок 4 дополнительной затен емой пам ти, либо блок 6 управлени  видеопам тью, который проводит цикл обращени  к видеопам ти . Блок 5 управлени  доступом может быть запрограммирован с системой шины дл  разрешени  доступа либо к пам ти в блоке 4, либо к пам ти в блоке 7, Блок 5 построен так, что при обращении к области 35 всегда проводитс  цикл пам ти (чтение или запись) только в одном из блоков 4 или 7, Блок 6 управлени  видеопам тью имеет три интерфейса: один - дл  системной шины (контролируемый блоком 5 управлени  доступом ) , второй - дл  шины обмена видеоданными , например, с видеопроцессором 8 или с блоком 10 АЩ1, и третий - дл  проведени  обменов с видеопам тью. При проведении цикла обмена между системной шиной и блоком35 either a block 4 of additional shaded memory or a video memory control block 6, which conducts a cycle of accessing the video memory, is called. The access control block 5 can be programmed with the bus system to allow access to either the memory in block 4 or the memory in block 7, Block 5 is designed so that when accessing area 35, a memory cycle is always performed (read or written) only in one of blocks 4 or 7, Video control unit 6 has three interfaces: one for the system bus (controlled by the access control unit 5), the second for the video data exchange bus, for example, with the video processor 8 or with the ACH1 unit 10, and the third is for exchanges with video footage. When conducting a cycle of exchange between the system bus and the unit

7видеопам ти блок 6 принимает адреса и команды от системной шины, анализирует состо ние линии разрешени  обмена, подключенной к выходу блока 5 управлени  доступом, и, если обмен разрешен, формирует необходимые последовательности команд,дл  проведени  цикла обмена в блоке 7 видеопам ти, пересыпа  при этом данные либо от системной шины к блоку 7 либо от блока 7 к системной шине.7 video block 6 receives addresses and commands from the system bus, analyzes the status of the exchange enable line connected to the output of the access control block 5, and, if the exchange is enabled, generates the necessary command sequences to carry out the exchange cycle in video block 7, dumping This data is either from the system bus to block 7 or from block 7 to the system bus.

При передаче данных с большой скоростью на видеопроцессор 8 блок самосто тельно формирует последовательности адресов и команд дл  блока 7 видеопам ти, ,в котором производ тс  циклы чтени , и передает данные с шины обмена с видеопам тью на шину обмена видеоданнь ми. Блок 10 АЦП при этом запрограммирован с системной шиной так, что не возникает конфликтов на шине обмена цифровыми видеоданными. Видеопроцессор 8 принимает данные с указанной шины , производит над ними арифметические и логические операции при помощи системы арифметико-логических устройств и таблиц на основе сверх- Ьперативных запоминающих устройств и преобразует результаты этих опера ций в аналоговую форму, пригодную дп  управлени  видеоконтрольным блоком 9, Преобразование в аналоговую форму производитс  с помощью быстрых цифроаналоговых преобразователей. Помимо управлени  видеоконтрольным .блоком 9 видеопроцессор 8 программируетс  с системной шины на соответ- ствутщле режи№|1 работы. Блок 6 управлени  видеопам тью осуществл ет разрешение приоритетов между запросами циклов обращени  к блоку 7 видеопам ти дл  видеопроцессора 8 и системной шины. Блок 10 АЦП может быть запрограммирован с системной шины на прием аналогового телевизионного сигнала от источника 11, преобразование аналогового сигнала в цифровую форму и передачу цифровых данных на шину обмена видеоданными, которые могут быть записаны через блок 6 в блок 7 видеопам ти и/или получены видеопроцессором 8 дл  обработки и визуализации в видеоконтрольном блоке 9.When transferring data at high speed to the video processor 8, the block independently generates the sequence of addresses and commands for the video memory block 7, in which read cycles are performed, and transmits the data from the data bus from the video to the video data bus. The ADC unit 10 is programmed with the system bus in such a way that there are no conflicts on the digital video data exchange bus. Video processor 8 receives data from the specified bus, performs arithmetic and logical operations on them using a system of arithmetic logic devices and tables based on extra-operative memory devices and converts the results of these operations into analog form suitable for control of video control unit 9, Conversion to analog form is produced using fast digital-to-analog converters. In addition to controlling the video monitoring unit 9, the video processor 8 is programmed from the system bus for the corresponding operation mode | 1. Video control unit 6 performs priority resolution between requests for access cycles to video memory block 7 for video processor 8 and system bus. The ADC unit 10 can be programmed from the system bus to receive an analog television signal from source 11, convert the analog signal to digital form and transfer digital data to the video data exchange bus, which can be recorded via block 6 to block 7 video memories and / or received by a video processor 8 for processing and visualization in the video monitor unit 9.

Рассмотрим работу блока 5 управлени  доступом (фиг. 2).Consider the operation of the access control unit 5 (Fig. 2).

Все внешние сигналы поступают на блок 5 управлени  доступом и выход т из него в отрицательной логике.All external signals arrive at access control unit 5 and exit from it in negative logic.

Селектор 12 адреса анализирует старшие разр ды адреса системной ши- Hbi и при их определенном сочетании и наличии одной из команд обращени  к вводу/вьшоду (определ етс  в элементе ИЛИ 21) формирует сигнал обращени  к блоку 5. управлени  доступом . При наличии такого сигнала и команды записи по вл етс  сигнал на выходе одного из элементов 15Address selector 12 analyzes the high-order system address bits, Hbi and, with a certain combination of them and the presence of one of the input / output access commands (defined in the OR element 21), generates an access signal to the access control unit 5.. With such a signal and a write command, a signal appears at the output of one of the elements 15

285623285623

-ШИ-Shi

fOfO

1515

2020

17 (в зависимости от состо ни  младшего разр да адреса). При этом триггер 19 перебрасываетс  в определенное состо ние, разреша  тем самым работу одного блока пам ти и запреща  работу другого. Элемент И 18 необходим дл  установки блока 5 управлени  доступом в определенное состо ние при сбросе системы. В приведенном примере схемы после окончани  команды сброса разрешаетс  доступ к блоку 4 затен емой пам ти (режим ЗП) .Сигнал обращени  к блоку 5 управлени  доступом после некоторой задержки в элементе 13 задержки разрешает вьщачу формирователем 14 сигнала окончани  обмена, который сообщает устройству, ведущему цикл системной шины, что операци  закончена. При обращении к блоку 5 управлени  доступом с командой чтени  формирователь 24 выдает на одну из линий данных системной шины состо ние триггера 19, что позвол ет определить ре- жим, в котором находитс  блок 5 управлени  доступом. / Блок 6 управлени  видеопам тью (фиг. 3) работает еледуюшд1м образом.17 (depending on the state of the lower address bit). In this case, the trigger 19 is transferred to a certain state, thereby permitting the operation of one memory block and prohibiting the operation of another. Element 18 is required to set the access control unit 5 to a certain state when the system is reset. In the example circuit, after the reset command is issued, access to the shaded memory unit 4 (RFP mode) is allowed. The access control unit 5 signal after a certain delay in the delay element 13 enables the driver of the end of the exchange signal to the driver 14 system bus that the operation is completed. When accessing the access control unit 5 with a read command, the imaging unit 24 issues a trigger status 19 to one of the system bus data lines, which allows determining the mode in which the access control unit 5 is located. / Video control unit 6 (Fig. 3) works in the following way.

Блок 25 протокола обмена анализирует команды и адреса, поступающие от системной шины. При определенных сочетани х адресов на входе блока 25 и наличии команд обращени  с системной шины к устройствам ввода/вывода формируютс  команды обращени  к генератору 29 адресов развертки или к блоку 30 управлени , поступаю- шре на соответствующие их-входы. При этом через буфер 26 данные с системной шины передаютс  к генератору 29 или к блоку 30, которые могут быть таким образом запрограммированны на определенный режим работы. При наличии сочетани  адресов и команд, соответствующего обращению с системной шины к области 35, блок 25 протокола обмена анализирует состо ние сигнала, поступающего от блока 5 управлени  доступом. При активном состо нии этого сигнала (при логическом нуле) блок 6 начинает проведение операции доступа к блоку 7 видеопам ти , при пассивном состо нии сигнала (логической единицы) никаких процессов в блоке 6 не происходит.Block 25 of the exchange protocol analyzes the commands and addresses from the system bus. With certain combinations of addresses at the input of block 25 and the presence of access commands to the I / O devices from the system bus, commands are generated to contact the sweep address generator 29 or control unit 30 that is sent to their respective inputs. In this case, through the buffer 26, data from the system bus is transmitted to the generator 29 or to the block 30, which can thus be programmed for a certain mode of operation. If there is a combination of addresses and commands corresponding to the access from the system bus to area 35, the exchange protocol unit 25 analyzes the state of the signal from the access control unit 5. With the active state of this signal (with a logical zero), block 6 starts the operation of accessing block 7 of the video memory; with a passive state of the signal (logical unit), no processes in block 6 occur.

Операци  доступа к видеопам ти со стороны системной шины протекает следующим образом. На выходе блока 25 протокола обмена формируютс The operation of accessing the video memory from the system bus side proceeds as follows. At the output of the exchange protocol block 25 are formed

30thirty

3535

4040

4545

5050

5555

сигналы, которые поступают на блок 30 управлени , который анализирует их, ожидает момента, когда можно начать цикл дл  обслуживани  запрос от системной шины, и переводит буфе ры 26, 32 и 33 в необходимое состо ние . При выполнении операции чтени  данных из видеопам ти на системную шину буфер 32 передает данные от блока 7 видеопам ти к буферу 26, который передает данные на системную лшну. При вьшолнении операции записи в видеопам ть буфер 26 передает данные от системной шины к буферу 32, который передает их на вход блока 7 видеопам ти. Буфер 33 при осуществлении циклов обслуживани  системной шины переходит в отключенное состо ние, чтобы не мешат передаче данных между видеопам тью и системной шиной. Блок 30 управлени  на втором своем выходе формирует сигнал, по которому мультиплексор 28 адресов начинает передавать на выход адрес, поступающий на пер- вую группу входов. Этот адрес поступает на адресные входы блока 7 . )ридеопам ти и определ ет то место видеопам ти, к которому осуществл е с  обращение,the signals that arrive at control block 30, which analyzes them, waits for the moment when the cycle for servicing a request from the system bus can be started, and puts buffers 26, 32 and 33 into the required state. During the operation of reading data from the video memory to the system bus, the buffer 32 transmits data from the video memory unit 7 to the buffer 26, which transfers data to the system bus. When performing a write operation in the video memory, the buffer 26 transmits data from the system bus to the buffer 32, which transfers them to the input of the video memory block 7. Buffer 33, when performing maintenance cycles of the system bus, enters a disconnected state so as not to interfere with data transfer between the video memory and the system bus. The control unit 30 at its second output generates a signal by which the address multiplexer 28 begins to transmit to the output an address arriving at the first group of inputs. This address is sent to the address inputs of block 7. ) reader and identifies the place of video memory, which was carried out with,

После этого блок 30 управлени  на второй группе вьшодов формирует последовательность управл ющих сигналов , поступающих в блок видеопам ти , в котором в соответствии с этими сигналами происходит цикл чтени  или записи. По окончании цикла обращени  к видеопам ти блок 30 управлени  сообщает об этом блоку 25 протоколов обмена по одной из соедин ющих линий. Блок 25 формирует на специальной линии системной щины сигнал окончани  обмена, сообщающий устройству, захватившему шин что данные из видеопам ти прочтены и размещены на шине, или что данные записаны в видеопам ть.After that, the control unit 30 in the second group of outputs generates a sequence of control signals arriving at the video memory unit, in which a read or write cycle occurs in accordance with these signals. At the end of the cycle of accessing the video memory, the control unit 30 informs the block 25 of the exchange protocols via one of the connecting lines. Unit 25 generates a signal for the end of the exchange on a special line of the system, informing the device that captured the bus that the data from the video memory was read and placed on the bus, or that the data was recorded in the video memory.

Обмен данными между блоком 7 видеопам ти и шиной обмена видеоданными происходит следующим образом. Влок 30 управлени  при чтении -данных из видеопам ти с видеоскоростью включает буфер 33 на передачу данны от блока 7 видеопам ти к блокам 8 и 10, т.е. на шину обмена видеоданным При записи данных в видеопам ть на видеоскорости буфер 33 передает данные от шины обмена видеоданными к блоку 7 видеопам ти. На мультиплексThe data exchange between the video memory unit 7 and the video data exchange bus occurs as follows. Control block 30, when reading data from video memory with video speed, includes buffer 33 for transmitting data from video memory block 7 to blocks 8 and 10, i.e. to the video data bus When writing data to video memory at video speed, buffer 33 transfers data from the video data bus to video memory block 7. On multiplex

28 адресов поступает сигнал от блока 30, по которому адреса на группу выходов мультиплексора 28 поступают с его вторых входов (от генератора 29 адресов развертки), который генерирует последовательность адресов тех элементов видеопам ти, из которых необходимо считывать или в которые необходимо записывать видеоданные при растровом сканировании изображени  . Генератор 29 формирует последовательность адресов по командам, поступающим на его второй вход от блока 30 управлени . Одним из вариантов такого генератора  вл етс  обычный счетчик, пересчитывающий последовательно адреса видеопам ти и срабатывающий по фронту сигнала, поступающего от блока 30. Сигнал начала нового цикла развертки также поступает от блока 30 и по нему счетчик сбрасываетс  в исходное состо ние. Одновременно с-адресами, формирующи- .мис  на выходе мультиплексора 28, на выходной группе вьшодов блока 30 управлени  формируютс  команды управлени  видеопам тью, по которым в блоке 7 видеопам ти провод тс  циклы обращени  к видеопам ти. При чтении данные из блока видеопам ти через буфер 33 поступают на шину обмена видеоданными и попадают на вход видепроцессора 8. При записи в видеопам ть данные с шины обмена видеодан- нь1ми через буфер 33 поступают на вход блока 7 видеопам ти.28 addresses receive a signal from block 30, where addresses are sent to the output group of multiplexer 28 from its second inputs (from the sweep address generator 29), which generates a sequence of addresses of those video elements from which video data is to be read or to be written in image scan. The generator 29 generates a sequence of addresses for commands received at its second input from control unit 30. One of the variants of such a generator is a conventional counter, recalculating sequentially the addresses of the video memory and firing on the front of the signal coming from block 30. The start signal of the new sweep cycle also comes from block 30 and the counter is reset to its original state. Simultaneously with the addresses formed by the output of the multiplexer 28, video control commands are formed at the output group of outputs of control unit 30, which in block 7 of the video memory are used to cycle to access the video memory. When reading, the data from the video memory block through the buffer 33 enters the video data exchange bus and enters the input of the video processor 8. When writing to the video memory, data from the video data exchange bus through the buffer 33 enters the input of the video memory block 7.

Рассмотрим случай, когда при работе блока 7 видеопам ти на шину обмена видеоданными/происходит обращение к видеопам ти со стороны системной шины. В этом случае блок 30Let us consider the case when the operation of block 7 video memory on the video data exchange bus / calls the video memory from the system bus side. In this case, block 30

«"

управлени , получив слгнал запроса от блока 25 протокола обмена, доводит до конца уже начатый цикл обращени  к видеопам ти дл  обмена данными с шиной обмена видеоданными и проводит цикл в блоке 7 видеопам ти дл  обмена данными с системной шиной . Если в это(Врем  должно было производитьс  считывание данных дл  обработки в видеопроцессоре 8 и визуализации результатов обработки в видеоконтрольном блоке 9, то на экране монитора видеоконтрольного блока будет видна помеха, поскольку в момент считьшани  данных дл  системной шины необходимые дл  видеопроцессора 8 данные на шине обмена видеоданными отсутствуют. В случае.management, receiving a request from the exchange protocol block 25, completes the already started cycle of accessing the video memory for exchanging data with the video data exchange bus and cycles in video memory block 7 for exchanging data with the system bus. If at this time (it was necessary to read the data for processing in video processor 8 and visualize the processing results in video control unit 9, then the screen of the video control unit will interfere, because at the time data is read for the system bus, the data needed for video processor 8 is on the exchange bus video data is missing.

когда подобные помехи недопустимы, или если данные поступают с шины обмена видеоданными в видеопам ть, например, от блока 10 АЦП, когда нежелательна потер  исходной информа- ции, можно запрограммировать блок 30 управлени  на разрешение обмена с системной шиной только в межстрочные промежутки телевизионной развертки , т.е. когда обмен по шине обмена видеоданными не происходит. Если во врем  развертки изображени  происходит обращение от системной шины к ресурсам блока 6 управлени  видеопам тью , указанных помех наблюдатьс  не будет, поскольку циклы видеопам ти дл  обслуживани  системной шины проводитьс  не будут. При обращении к генератору 29 или блоку 30 запросо из цикла видеопам ти не возникает, а буфер 32 разв зки шин не допускает проникновени  данных с системной ши- ны на шину данных видеопам ти.when such interference is unacceptable, or if the data comes from the video data bus to the video memory, for example, from the ADC unit 10, when there is an undesirable loss of the original information, the control unit 30 can be programmed to allow exchange with the system bus only during TV line spacing, those. when the exchange on the bus video sharing does not occur. If during the scanning of the image, the resources from the video control unit 6 are accessed from the system bus, this interference will not be observed, since the video memory cycles for servicing the system bus will not be performed. When accessing the generator 29 or block 30, a request from the video memory cycle does not occur, and the bus buffer 32 prevents the data from penetrating from the system bus to the video data bus.

При обращении к области 35 пам - ти в те моменты, когда блок 5 управлени  доступом находитс  в режиме Видеопам ть, данные при записи записываютс  в видеопам ть. Если при этом та область видеопам ти, в кото- рую эти данные записаны, считываетс  и поступает на видеопроцессор 8, а затем выводитс  на экран (экраны) видеоконтрольного блока 9, то на экране происход т изменени , соответст- вующие изменению данных в видеопам ти .When accessing the memory area 35 in those moments when the access control unit 5 is in the Video memory mode, the data is written to the video memory during recording. If, at the same time, the area of the video memory in which this data is recorded is read and fed to the video processor 8, and then displayed on the screen (screens) of the video monitoring unit 9, then changes occur on the screen corresponding to changes in the data in the video memory. .

В предлагаемом устройстве дл  обработки сигналов изображений в режиме Видеопам ть в видеопам ть можно загружать программу и передавать ей управление. Кроме того, область данных загруженной программы может находитьс  частью в блоке 7 видеопа- м тр, а частью - в блоке 2 основной, пам ти. При этом данными в блоке 2 смогут пользоватьс  программы, загруженные в тот же блок, в блок 4 дополнительной пам ти и в блок 7. Программы , загруженные в блок 4, не могут пользоватьс  данными из блока 7. Кроме того, нельз  из программы, загруженной в блок 4, вызывать подпрограмму , загруженную в блок 7. Дл  такого межблочного доступа к данным и программам необходимо пользоватьс  специальными подпрограммами, загруженными в блок 2.In the proposed device for processing image signals in the Video memory mode, the video memory can be loaded into the program and transferred to it. In addition, the data area of the loaded program can be located in block 7 of video camera tr, and in part of block 2 of the main memory. In this case, the data in block 2 will be able to use the programs loaded in the same block, in block 4 of additional memory and in block 7. Programs loaded in block 4 cannot use data from block 7. In addition, it cannot be downloaded from the program loaded in block 4, call the subroutine loaded in block 7. For such inter-block access to data and programs, it is necessary to use special subroutines loaded in block 2.

5five

0 0

0 5 0 5

00

5five

00

Кроме того, в предлагаемом устройстве любое периферийное устройство ЭВМ, подключенное к блоку 3 сопр жени , может, мину  основную пам ть , вести обмен данных с видеопам тью . Дл  этого достаточно перевести блок 5 управлени  доступом в режим Видеопам ть, запрограммировать блок 3 на обмен с областью 35 и запустить устройство.In addition, in the proposed device, any peripheral device of a computer connected to the block 3 of the interface can, by the main memory, exchange data with the video memory. To do this, it is enough to transfer the block of access control 5 to the mode of video memory, program block 3 for exchange with area 35 and start the device.

Преимуществом предлагаемого устройства по сравнению с известным  вл етс  увеличение объема пам ти ЭВМ, отводимого дл  программ и данных за счет произвольного распределени  видеопам ти между изображени ми, программами и данными, что достигаетс  за счет специальной организации, пам ти устройства (блоки 2 и 4) и блока 5 управлени  доступом к пам ти, управл ющего как доступом к видеопам ти 7, так и доступом к блоку 4 дополнительной пам ти на общей шине. Така  организаци  доступа к пам ти позвол ет повысить в несколько раз производительность предлагаемого устройства по сравнению с известным за счет обеспечени  возможности написани  больших программных комплексов без «применени  сверлейных структур , при работе с которыми тратитс  много времени на взаимодействие с внешними устройствами ЭВМ.The advantage of the proposed device in comparison with the known one is an increase in the amount of computer memory allocated for programs and data due to the arbitrary distribution of video memory between images, programs and data, which is achieved by a special organization, device memory (blocks 2 and 4) and a memory access control unit 5 that controls both access to video memory 7 and access to block 4 of additional memory on a common bus. Such an organization of access to memory allows to increase several times the performance of the proposed device as compared to the known one by providing the possibility of writing large software systems without the use of drilling structures, during work with which a lot of time is spent on interaction with external computer devices.

Кроме того, предлагаемое устройство позвол ет следить за прохождением программ визуально на экране монитора видеоконтрольного блока 9, поскольку любые изменени  в области данных и стека пам ти ЭВМ отображаютс  на экране монитора (если соответствующим образом определены области пам ти, в которые загружаютс  программы). Отладка в таком режиме практически не снижает скоростных характеристик программ в отличие от отладки программ с выводом сообщений на диалоговый терминал .In addition, the proposed device allows to monitor the passage of programs visually on the monitor screen of video monitoring unit 9, since any changes in the data area and computer memory stack are displayed on the monitor screen (if the corresponding areas of memory are loaded into which the programs are loaded). Debugging in this mode practically does not reduce the speed characteristics of programs, unlike debugging programs with displaying messages to an interactive terminal.

Claims (1)

Формула изобретени Invention Formula Устройство дл  обработки сигналов изображений, содержащее процессор , соединенный группой выводов через двунаправленную шину с блоком , основной пам ти и блоком управлени  доступом, блок управлени  видеопам тью , перва  группа выводов которого соединен двунаправленной шиной с блоком видеопам ти,а втора  группаAn image signal processing device comprising a processor connected by a group of outputs via a bi-directional bus to the unit, a main memory and an access control unit, a video control unit, the first group of outputs of which is connected by a bi-directional bus to a video memory unit, and the second group вьшодов соединена с двунаправленной шиной с видеопроцессором и с первой группой выводов блока аналого-цифрового преобразовател  (АЦП), вход которого соединен с выходом источника , телевизионного сигнала, а также видеоконтрольный блок и блок сопр жени , отличающеес  тем, что, с целью уменьшени  времени обработки за счет обеспечени  возможности непосредственной адресации видеопам ти процессором, введен блок дополнительной пам ти, вход котороThe outputs are connected to a bi-directional bus with a video processor and to the first group of outputs of an analog-to-digital converter (ADC) unit, whose input is connected to the output of the source, television signal, as well as a video control unit and interface block, characterized in that, in order to reduce processing time due to the possibility of direct addressing of the video memory by the processor, a block of additional memory is inserted, the input of which го соединен с первым выходом блока управлени  доступом, а группа выводов соединена двунаправленной шиной с группой вьшодов процессора, с вторыми группами выводов блока АЦП и видеопроцессора, с группой выводов блока сопр жени  и с третьей группой вьшодов блока управлени  видеопам тью , вход которого соединен с вторым выходом блока управлени  доступом, а выход видеопроцессора соединен с входом видеоконтрольного блока.It is connected to the first output of the access control unit, and a group of outputs is connected by a bi-directional bus to a group of processor outputs, to a second group of outputs of the ADC unit and a video processor, to a group of outputs of the interface unit, and to a third group of video control unit outputs, the input of which is connected to the second the output of the access control unit; and the output of the video processor is connected to the input of the video monitoring unit. .. Фиг. 2FIG. 2 Г7G7 ПP