SU1283780A1 - Устройство дл сопр жени микроЭВМ с внешним устройством - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано в системах обработки данных .дл  управлени  обменом между внешним устройством и микроэвм. Целью изобретени   вл етс  расширение класса решаемых задач путем обеспечени  дополнительных режимов работы устройства. ЦеЛь достигаетс  тем, что в устройство, содержащее блок синхронизации, блок врода-вывода, тактовый генератор, два регистра информации-и блок дешифрации управл ющей информации, введены регистр состо ни , мультиплексор , триггер режима, коммутатор и два элемента И. 6 ил., 1 табл.

Description

to

00

со

00

, Изобретение относитс  к автоматике и вычислительтюй технике и может быть использовано в системах обработки данных дл  управлени  обменом между внешним устройством и микропроцессорной ЭВМ.

Цель изобретени  - расширение класса решаемых задач за счет обеспечени  дополнительнЕЛХ режимов работы устройства.

На фиг, 1 приведена блок-схема устройства; на фиг. 2-6 - функциональные схемы блока синхронизации, блока ввода-вывода, тактового генератора , регистра состо ни  и дешифратора управл ющей информации.

Устройство содержит блок 1 синхронизации , блок 2 ввода-вывода, тактовый генератор 3, первый 4 и вто- рой 5 регистры информации, регистр 6 состо ни , блок дешифрации 7 .управл ющей информации, мультиплексор 8, триггер 9 режима, коммутатор 10, второй 11 и первый 12 элементы И, шины группы информационных входов- выходов 13 блока 2 , адресно -управл - ющие шины 14 микроЭВМ, группу выходных информационно-управл юш,их шин 15 группу входных информационно-управ- л юш,их шин 16 внешнего устройства, шины 17 синхронизации и пребьюани  микроэвм, вход 18 управлени  выводом информации, шины 19 группы входов, линию 20 входа управлени  вводом и шины 21 группы выходов блока 2, линию 22 выхода останова, линии 23,

24и 25 третьего, второго и первого

25выходов управлени  обменом блока 1, линии 26 и 27.1 первого входа останова и входа пуска тактового генератора 3, линию 27.2 выхода записи маски блока 7, линии 28.1 и 28.2 первого и второго выходов тактового генератора 3, линии 29 и 30 группы вы- ходов и выхода старшего разр да регистра 4, линии 31 и 32 группы выходов и выхода старшего разр да регистра 5, линии 33 и 34 третьей и первой групп информационных входов, линии 35 первой группы выходов, линию 36 выхода запроса прерывани , линии 37

и 38 второй группы информационных входов и второй группы выходов регистра 6, линии 39-41 входов собст- венного адреса, вьщачи и приема информации блока 7, линию 42 входа запроса обмена блока 7, линии 43-49 вы , ходов управлени  контролем и рабочим

0

5

0 5 о

0

5

0

режимом первого и второго выходов управлени  приемом информации, выхода ответа и первого и второго выходов управлени  диаграммой синхронизации блока 7, информационную линию 50 шин 15, линию 5 нулевого выхода триггера 9 и информационную линию 52 шин 16.

Блок 1 синхронизации состоит из счетчика 53, первого 54 и второго 55 триггеров, первого 56, второго 57 и третьего 58 элементов И, первого 5У и второго 60 элементов ИЛИ, первого 6 и второго 62 формирователей импульсов /одновибраторов), генератора 63 кода Шестнадцать и выходов 64 счетчика 53.

Блок 2 ввода-вывода образуют первый 65 и второй 66 узлы магистральных усилительных элементов. Тактовый генератор 3 выполнен на триггере 67, генераторе 68 тактовых импульсов и элементе ИЛИ 69.

-Регистр 6 состо ни  образуют регистр 70, состо щий из разр дов 70.1- 7€.5, первый 71, второй 72 и третий 73 элементы И, элемент ИЛИ 74, шифратор 75, входы первого 76.1 и второго 76.2 разр дов группы входов 34, выходы первого 77.1 - третьего 77.3 разр дов группы входов 35, входы первого 78.1 и второго 78.2 разр дов группы входов 33 и выходы четвертого 79.1 и п того 79.2 разр дов группы выходов 35.

Блок 7 дешифрации управл ющей информации содержит первый дешифратор 80, второй дешифратор 81, группу 82 элементов И, включающую элементы И 82.1-82.7, элемент И 83 первый 84, второй 85, третий 86, четвертый 87 и п тый 88 элементы ИЛИ, формирователь 89 импульса (одновибратор), первый 90 и второй У элементы задержки, первый 92.1 - одиннадцатый 92.11 выходы дешифратора 80 и выходы первого 93.1 - четвертого 93.4 разр дов

группы выходов 37 блока 7. I

Устройство предназначено дл  соЦр жени  микроэвм с внешним устройством (объектом контрол ). При этом предполагаетс , что формат кода данных микропроцессора микроЭВМ, например , байт, меньше, чем формат кода данных внешнего устройства. Согласно описанию устройства предполагаетс  разр дность кода данных внешнего устройства два байта шестнадцать разр дов). Кроме того, объект контрол  может осуществл ть обмен только в последовательном коде. Таким образом , устройство обеспечивает обмен данными между микропроцессором и внешним устройством, например объектом контрол , асинхронно. Предполагаетс  также, что логика управлени  интерфейсом и логика квинтировани  построены, например, дл  микропроцессора типа К580, причем микропроцессор после обращени  к данному устройству переходит в состо ние ожидани  до получени  сигнала Ответ с линии 47, который инициирует восстановление состо ни  готовности микропроцессора, в результате чего он переходит к следующему такту своего машинного цикла. Этим обеспечиваетс  согласование работы микропроцессора и данного устройства.

Блок 1 синхронизации предназначен дл  управлени  диаграммой обмена , счетчик 53 - дл  отсчета числа разр дов последовательного кода Б процессе обмена и контрол  функционировани  устройства. На выходах 64.1 и 64.2 по вл ютс  сигналы при поступлении на счетный вход по линии 28.1 шестнадцатого и тридцать второго импульсов соответственно. Триггер 54 в единичном состо нии задает режим выдачи на объект последовательного кода по инициативе микропроцессора . Триггер 55 в единичном состо нии разрешает прием последовательного кода через коммутатор 10 в регистры 4 и 5. Генератор 63 кода Шестнадцать . предназначен дл  установки счетчика 53 в сост& ние, соответствующее поступлению шестнадцатого тактового импульса. Блок 2 ввода- вывода осуществл ет подключение шин }9 (выходов 21) к магистрали (входам- выходам) 13. Тактовый генератор 3 предназначен дл  выработки последовательности тактовых импульсов на линию 28.1, а также дл  выдачи сигнала блокировки на линию 28.2 на элементы И 82.1-82.7 и 83 блока 7. Этот сигнал запрещает воспри тие команды от микропроцессора, если устройство осуществл ет обмен с объектом и находитс  в режиме контрол . Таким образом , указанный сигнал обеспечивает защиту устройства от ошибок в программе обмена. Регистры 4 и 5 предназначены дл  приема и. хранени  первого и второго байтов информации

5

соответственно. Использование двух регистров обусловлено несовпадением форматов данных дл  обмена с микропроцессором (байт) и с объектом (два 5 байта). Регистр 6 состо ни  (фиг.5) служит дл  хранени  слова состо ни  устройства в процессе функционировани  . Единичное,состо ние разр дов 70.1, 70.2 и 70.3 соответствует мас- 10 кированию программы и признакам готовности младшего и старшего байтов информации в регистрах 4 и 5. Разр ды 70.4 и 70.5 регистра 70 предназначены дл  хранени  кода режима 15 функционировани  дл  передачи его через группу выходов 16 на объект управлени . С выхода 77,2 при отсут- ствии признака маскировани  снимаетс  сигнал готовнос ти мпадшего и 0 старшего байта информации. Лини  36 используетс  дл  вьщачи сигнала прерывани  в микропроцессор. Микропроцессор может взаимодействовать с предлагаемым устройством в син-г хронном или асинхронном режимах. При этом синхронное взаимодействие осуществл етс  путем обращеии  микропроцессора к устройству, что может выполн тьс  с предварительной 0 проверкой слова состо ни  путем считывани  его из регистра 6 или без нее. Однако при такой дисцилиие взаимодействи  снижаетс  производительность системы в целом, так как 5 необходимы затраты времени на анализ слова состо ни  или возможно по вление св зывающей блокировки (ожидание микропроцессора на данном устройстве до перехода его в состо ние готов- 0 ности к обмену с микропроцессором (сн тие сигнала с линии 28.2}. ПрИ асинхронном взаимодействии иницииато- ром взаимодействи   вл етс  устройство , вырабатывающее сигиал преры- 5 вани  на линию 36. Блок 7 дешифрации управл ющей информации предназиачен дл  формировани  сигиапов настройки элементов и узлов устройства на соответствующий режим функционировани . 0 Выходы 92.2 и 92.3 управл ют через линии 34 мультиплексором 8 в соответствии со следующей таблицей. I

Приведенна  таблица отражает и 5 алгоритм функционировани  мультиплексора 8.

Элемент ИЛИ 86 предназначен дл  формировани  сигнала Ответ в микропроцессор , который свидетельствует

о, выполнении предписываемой кодом на входах D, А, В, С,и Е дешифратора 80 операции. Этот сигнал задержи- ваетс  элементом 91 задержки на врем , равное максимальной длительности операций, задаваемых соответствующими сигналами -на входах элемента ШШ 86, Элемент ИЛИ 87 предназначен дл  формировани  сигнала рабочих режимов на линии 44 блока 7. Элемент РШИ 88 W формирует на линии 27.1 сигнал включени  тактового генератора 3. Элемент 90 задержки предназначен дл  задержки начала обмена с объектом, инициируемого сигналом с выхода одновибра- 15 тора 89, на врем  записи в счетчик 53 кода с выхода генератора 63. Триггер 9 предназначен дл  задани  режима контрол  (единичное состо ние) или

рабочих режимов (в нулевом состо нии) .20 чего осуществл етс  запись в него Устройство может функционировать информации с шин 21. Через блок 2

новки не показаны). На шины 14 пос тупает от микропроцессора адресна  информаци .. Сигналы на лини х 39, поступающие на группу входов дешиф ратора 81, который определ ет собственный адрес устройства, разрешают работу дешифратора 80. На вхо А, В и С дешифратора 80 поступает код реализуемой операции, который совместно с сигналом Выдача, пос пающим по линии 41, определ ет реа лизуемый режим. В данном случае во буждаетс  выход 92.5 дешифратора Поскольку триггер 67 фиг.4) находитс  в нулевом состо нии, элемен И 82.2 сигналом с линии 28.2 откры и, следовательно, выдаетс  в линию 46 сигнал, который поступает на вх ДЬ1 регистра 5 (фиг. 1), в результ

чего осуществл етс  запись в него информации с шин 21. Через блок 2

новки не показаны). На шины 14 поступает от микропроцессора адресна  информаци .. Сигналы на лини х 39, поступающие на группу входов дешифратора 81, который определ ет собственный адрес устройства, разрешают работу дешифратора 80. На входы А, В и С дешифратора 80 поступает код реализуемой операции, который совместно с сигналом Выдача, поступающим по линии 41, определ ет реализуемый режим. В данном случае возбуждаетс  выход 92.5 дешифратора 80. Поскольку триггер 67 фиг.4) находитс  в нулевом состо нии, элемент И 82.2 сигналом с линии 28.2 открыт и, следовательно, выдаетс  в линию 46 сигнал, который поступает на вхо- ДЬ1 регистра 5 (фиг. 1), в результате

в следующих режимах:

прием параллельного кода младшего байта информации от микропроцессора;

прием параллельного кода старшего байта информации от микропроцессора;

выдача параллельного кода младшего байта информации в микропроцессор

выдача параллельного кода старшего байта информации в микропроцессор

выдача слова состо ни  устройства в микропроцессор;

режим самоконтрол  устройства;

вьщача на объект управлени  последовательного кода с автоматическим приемом кода реакции объекта (или квитан1щи, в зависимости от специфики объекта управлени );

выдача на объект управлени  последовательного кода по инициативе микропроцессора;

прием последовательного кода от объекта управлени  по инициативе микропроцессора;

прием последовательного кода от объекта управлени  по инициативе объекта управлени ;

запись в регистр состо ни  6 маски программы.

Рассмотрим функционирование устройства в первом режиме, в котором необходимо осуществить запись данных с шин 13 (фиг. 1) в регистр 5 младшего байта информации.

В исходном состо нии все элементы пам ти устройства наход тс  в нулевом состо нии (цепи начальной устаосуществл етс  передача байта информации через открытый сигналом на линии 20 узел 66 на шины 21. Одно5 временно с этим сигнал с выхода элемента И 82.2 поступает через элемент ИЛИ 86 на элемент задержки 91, который через промежуток времени, необходимый дл  выполнени  рассматри0 ваемой операции, формирует сигнал Ответ на линии 47. Получив сигнал Ответ, микропроцессор переходит в состо ние готовности из состо ни  ожидани , в котором он находитс  после вьщачи данных на шины 14, и продолжает функционирование по своей программе.

Если устройство Находитс  в одном из режимов обмена с объектом управлени  (включен генератор 68) и соответственно триггер 67 находитс  в единичном состо нии, то нулевым пo тенциалом в линии 28.2 элементы И 82 (фиг. б) закрыты. Поэтому сигнал

5 Ответ не формируетс  через элемент ИЛИ 86 и элемент 91 задержки, вследствие чего микропроцессору не разрешаетс  осуществл ть выдачу данных в устройство и он находитс  в состо 0 НИИ ожидани  до завершени  обмена с объектом управлени . Такое решение позвол ет упростить программы обмена данными микропроцессора за счет того, что устран етс  необходимость

5 программно провер ть состо ние готовности устройства к обмену с микропроцессором по состо нию регистра 6 при последовательном обмене большими массивами информации, например пере5

0

даче от микропроцессора последовательности из двух И.ПИ более шестнадтиразр дных кодов в объект управлени . Кроме того, така  дисциплина повьш1ает надежность передачи данных так как исключает искажение передаваемой в объект управлени  информац из регистров 4 и 5 в результате однвременного приема в эти же регистры данных с шин 13.

Второй режим функционировани  усройства отличаетс  от первого.тем, что прием информации осуществл етс  в регистр 4. Дл  этого на входы А, В и С дешифратора 80 поступает код определ ющий возбуждение выхода 92. и, следовательно, срабатывание элемента И 82.3, который по линии 45 управл ет приемом данных в регистр 4. В остальном работа устройства в данном режиме не отличаетс  от описанного дл  первого режима.

В третьем (четвертом) режиме осуществл етс  выдача кода младшего (старшего) байта данных из регистра 5 (4) через мультиплексор 8 и блок 2 на шины 13. Дл  этого аналогично описанному.ша линии 39 поступает информаци , содержаща  собственный адрес устройства, разр ды которого подаютс  на входы дешифратора 81, а также по входам разр дов А, В и С - код реализуемой операции, который совместно с сигналом Прием, поступающим по линии 40, определ ет реализуемый режим. При этом дешифратор 80 с рабатывает по выходу 92.2 (92.3 сигнал с которого через элемент ИЛИ

84 и открытый (в случае готовности

-

устройства аналогично описанному;

элемент И 82.6 поступает на линию 18 и далее на управл ющий вход узла 65, формиру  тракт передачи данных с линий 31 (29) регистра 5(4) через мультиплексор 8, управл емый соот- ветствующим кодом настройки на лини х 34 (фиг.6), шины 19 мультиплексора 8 и узел 65 на шины J3. Кроме того, одновременно выходной сигнал элемента-82.6 через элемент ЮТИ 86 и элемент 91 задержки формирует йиг- нал Ответ, который аналогично описанному поступает на линию 47, При передаче в микропроцессор младшего (старшего) байта данных сигналом с выхода 92.2 (92.3), поступающим на вход 76.1 (76.2)(фиг. 5) разреюает

с  запись О в соответствующий разр д регистра 70. В результате этого

5

0

5

5 0

0

сн1таетс  сигнал с линии 36 запроса прерывани  (выхода 77.3).

П тый режим работы устройства предназначен дл  выдачи слова состо ни  устройства по команде микропроцессора . Слово состо ни  устройства содержитс  в регистре 70 (фиг.5) и определ етс  состо нием соответ- ствующ1 х разр дов 70.1, 70.2 (70.3), маски прерывани  готовности младшего (старшего) байта данных, а также кода режима: взаимодействи  с объектом управлени , которьй определ етс  состо нием разр дов 70.4 и 70.5.

В данном режиме начальна  стади  включени  устройства в работу происходит аналогично описанному дл  третьего режима. Отличие состоит в том, что на входы А, В и С дешифратора 80 поступает код, который совместно с сигналом на линии 40 возбуждает выход 92.1 дешифратора 80. Поэтому на линии 34 из блока 7 поступает нулевой код, настраивающий мультиплексор 8 на передачу данных с линий 35, аналогично описанному дл  третьего (четвертого) режима. При этом аналогично описанным режимам формируетс  сигнал ответа на линии 47, при получении которого микропроцессором снимаютс  сигналы с шин 14.

0

5

0

5

В режиме самоконтрол  осзтцествл - 5 етс  проверка работоспособности средств обмена с микропроцессором, синхронизации и обмена информацией с объектом управлени . Дл  реализации этого режима аналогично описанному дл  первого и второго режимов осуществл етс  запись в регистры .4 и 5 специального кода с шин 13.

В качестве специального контрольного кода может быть выбран, например , или единичный код П1...1, который позвол ет по инверсии его разр дов проверить пропадание тактовых импульсов,или шахматный код 1010..., или другой заданный код. После записи контрольного кода в регистры 4 и 5 на линии 39 поступает код, разр да А, В, С, а также сигнал до линии 41, определ ющий переход в режим самоконтрол  устройства. При этом возбуждаетс  выход 92.4 дешифратора 80, сигнал с которого через ,элемент И 82.1 поступает на линию 43. По этому сигналу триггер 9 устанавливаетс  в единичное состо ние, -открыва  коммутатор 10 дл  прохождени  тактовых импульсов с линии 28.1 и информационных лмпульсов с выхода элемента И 11. Кроме того, по сигналу с выхода элемента И 82.1 через элементы ИЛИ 86 и элемент 91 задержки аналогично описанному формируетс  сигнал Ответ, а также через элемент ИЛИ 88 формируетс  сигнал на линии 27.1. Этот сигнал устанавливает в единичное состо ние триггер 67, который включает генератор 68 тактовых импульсов, начинающий формирование на линии 28.1 последователь10

их совпадени  устройство считаетс  работоспособным, в противном случа бракуетс . На этом функционировани устройства в шестом режиме, режиме самоконтрол , завершаетс .

В седьмом режиме происходит выд ча последовательного кода из регис ров 4 и 5 устройства на объект упр лени  с автоматическим приемом от него последовательного кода реакци ( или квитанции, в зависимости от с цифики объекта управлени ).

Предположим, что в регистрах 4 5 устройства находитс  шестнадцати

ности тактовых импульсов, которые пос-15 разр даьш код информации, который

тупают на соответствующие входы элементов И 11, коммутатора 10, на вход синхронизации сдвига С1 регистров 4 и 5, а также на счетный вход ч-Г счетчика 53 блока 1. При этом сигнал с линии 32 через элемент И 11 и коммутатор 10 поступает на информационный вход последовательного кода Е1 регистра 4. По тактовому сигналу на входах С1 регистров 4 и 5 происходит сдвиг информации в них на один разр  в сторону старших разр дов и запись в младший разр д регистра 5.

Указанные действи  осуществл ютс  до по влени  сигнала на выходе 64.2 счетчика 53, который соответствует тридцать второму тактЪвому импульсу генератора 68 с момента включени  в данном режиме. К этому моменту происходит двукратна  полна  регенераци  первоначального содержимого (контрольного кода) в регистрах 4 и 5 устройства.

I

Сигнал с выхода 64.2 через формирователь 62 (фиг. 2) поступает на вход элемента ИЛИ 59 и через него устанавливает счетчик 53 и триггер 67 в нулевое состо ние. После этого генератор 68 выключаетс . Одновременно сигнал с выхода формировател  62 устанавливает в единичное состо ние разр ды 70,2 и 70.3 регистра 70 фиг. 5). В результате этого формируетс  сигнал запроса прерывани  на линии 36, который поступает через шины 17 в магистраль системы и сигнализирует о завершении выполнени  самоконтрол .

Далее микропроцессор аналогично описанному дл  третьего и четвертого режимов осуществл ет прием информации из устройства и сравнение контрольного кода с эталонньм. В случае

их совпадени  устройство считаетс  работоспособным, в противном случае бракуетс . На этом функционирование устройства в шестом режиме, режиме самоконтрол , завершаетс .

В седьмом режиме происходит выдача последовательного кода из регистров 4 и 5 устройства на объект управлени  с автоматическим приемом от него последовательного кода реакции (или квитанции, в зависимости от специфики объекта управлени ).

Предположим, что в регистрах 4 и 5 устройства находитс  шестнадцати5

0

необходимо передать на объект. В этом случае аналогично рассмотренным вьш1е режимам управл юща  информаци  поступает по лини м 39 и 41,

0 в результате чего возбуждаетс  выход 92.7 дешифратора 80, сигнал с которого проходит через элементы И 82.4 и ИЛИ 86 и задержки 91 на линию 47, формиру  сигнал ответа. Кроме того, через элемент ИЛИ 87 и-линию 44 триггер 9 устанавливаетс  (подтверждаетс  в нулевое состо ние, через элемент ИЛИ 88 и линию 27.1 триггер 67 устанавливаетс  в единичное состо ние , через выход 93.3 линии 37 шифратор 78 устанавливает разр ды 70.4 и 70.5 регистра 70 (фиг.5) в состо ние, соответствующее коду данного режима. Конструктивными особен5 ност ми блока 7 (выходами 93.1-93.4) предусмотрена возможность задани  на шифраторе 75 четырех различных кодов режимов, которые через линии 38 nocTynaioT на шины 16,

0 После установки триггера 67 в

единичное состо ние включаетс  генератор 68, который начинает формирование тактовых импульсов на линии 28.1. При этом по каждому тактовому

5 импульсу увеличиваетс  на единицу содержимое счетчика 53 блока 1 и, кроме того, осуществл етс  сдвиг информации в регистрах 4 и 5 в сторону старших разр дов. Очередной сиг0 нал состо ни  по линии 32 через элементы И 11 и 12 поступают на линию 52 шины 16 и далее на объект управлени .

5 Управление сдвигом информации в регистрах 4 и 5 осуществл етс  тактовыми импульсами, поступающими с линии 28,1 на входы С1 регистров 4 и 5. Прием информации объектом управлени 

синхронизируетс  тактовыми импульсами на линии 28.1, которые поступают на элемент И 58, открытый сигналом с нулевого выхода 51 триггера 9, и далее по линии 25 на шины 16 объекта Передача информации в объект продолжаетс  до выдачи генератором 68 шестнадцатого тактового имнульса. При этом возбуждаетс  выход 64.1 счетчика 53 и формируетс  имнульс на выходе формировател  61, по которому срабатывает открытый нулевыми выходами триггеров 9 и 54 (фиг.2) элемент И 56, который через элемент ИЛИ 60 устанавливает в единичное состо ние триггер 55. Сигнал на линии 23 с единичного выхода триггера 55 закрывает элемент И 12 и открывает коммутатор 10 (фиг. 1) дл  пропуска сигналов реакции (квитанции) объекта но линии 50 с шин 15. Поэтому по семнадцатому и следующим тактовым импульсам происходит запись сигналов реакции по цепи: лини  50 - коммутг- тор 10 - вход Е1 регистра 4. Синхронизаци  выдачи объектом импульсов реакции осуществл етс  аналогично описанному по сигналам с выхода элемента И 58 блока I. Указанные действи  продолжаютс  вплоть до приема в регистр 4 шестнадцатого импульса реакции (тридцать в торого тактового импульса на линии 28.1). При этом возбуждаетс  выход 64.2 счетчика 53 и на выходе формировател  62 выдаетс  импульс, который устанавливает в нулевое состо ние триггер 55, отключающий коммутатор 10, устанавливает через линию 24 (фиг. 1) в единичное состо ние разр ды 70.2 и 70.3 регистра 70 (фиг. 5), формирующего на линии 36 сигнал запроса прерывани , а также через элемент ИЛИ 59 устанавивает в нулевое состо ние счетчик 53, триггер 54 и триггер 67, который отключает генератор 68. Далее по соответствующей команде микропроцессора возможна передача прин того в регистры 4 и 5 кода реакции через

ины 13 в микропроцессор.

Б восьмом режиме осуществл етс  ыдача из устройства на объект упавлени  последовательного кода по оманде микропроцессора.

При этом аналогично описанному роисходит прием соответствующего ода управл ющей информации с линий 9 и 41, в результате чего возбуждаетс  выход 92.8 дешифратора 80, сигнал с которого через элемент И 82.5 выполн ет все действи , инициируемые по сигналу с выхода 92.7, как описа- 5 но выше. Кроме того, сигналом на

линии 49 триггер 54 устанавливаетс  в единичное состо ние. В результате этих действий открываетс  элемент И 57. Дальнейша  работа устройства пол- 10 ностью аналогична описанному дл 

седьмого режима вплоть до шестнадцатого тактового импульса, с приходом которого сигнал с выхода 64.1 через формирователь 61 приводит к срабаты- 15 ванию элемента И 57. Выходной сигнал элемента 57 через элемент ИЛИ 59 выполн ет те же действи , которые описаны дл  седьмого режима. После этого реализаци  восьмого режима завер- 20 шаетс .

В дев том режиме осуществл етс  прием последовательного кода данных объекта управлени  в регистры 4 и 5 устройства. При этом аналогично опи- 2-5 санному дешифратором 80 осуществл етс  задание дев того режима путем возб окдени  выхода 92. 10, сигнал с которого через элемент И 82.7 и элемент ИЛИ 85 поступает на формирова- тель 89, который формирует имнульс на линии 48 блока 7. Ло этому импульсу происходит запись кода шестнадцать в счетчик 53 с выхода генератора 63. Кроме того, этим же импульсом через 35 элемент ИЛИ 60 триггер 55 устанавливаетс  в единичное состо ние, после выполнени  этих действий импульс с выхода элемента 90 задержки через элемент ИЛИ 88 поступает на выход блока 7 и устанавливает триггер 67., в единичное состо ние, включа  генератор 68. На линии 27.1 начинаетс  выдача тактовых импульсов. Далее реализуютс  действи , описанные дл  седьмого режима, начина  после момента выдачи сигнала с выхода 64.1. счетчика 53, т.е. осуществл етс  последовательный прием информации с линии 50 устройства в регистры 4 0 и 5.

Дес тый режим работы устройства предназначен дл  приема последовательного кода данных от объекта управлени  по инициативе объекта уп5

равлени .

Б этом случае сигнал инициировани  начала реализации режима поступает с линии 42 на элемент И 83,

который срабатывает при отсутствии сигнала блокировки на линии 28.2 и через элементы И 85, РШИ 86 и задержки 91 формирует аналогично описанным режимам сигнал ответа на линии 47. Далее по выходному сигналу элемента HIM 85 устройство функционирует так же, как и в дев том режиме.

В одиннадцатом режиме осуществл етс  запись кода маски программы в Р13РЯД 70.1. При этом аналогично описанному дл  предыдущих режимов происходит возбуждение выхода 92.11 дешифратора 80, сигнал с которого через элемент HJM 86 аналогично описанному формирует сигнал ответа и, кроме того, через линию 27.2 открывает элементы И 71 и 72. Код маски поступает далее с шин 13 через открытый узел 66 на шины 21 блока 2 и далее по входам 78.1 и 78.2 записываетс  в разр д 70.1 регистра 6. I

При необходимости останова устройства от микропроцессора поступает код, возбуждающий выход 92.9 дешифратора 80, который через линию 26 и элемент ИЛИ 69,поступа  на нувой вход триггера 67, отключает генератор 68, останавлива  обмен.

Claims (1)

1. Формула изобретени 

   Устройство дл  сопр жени  микро- ЭВМ ; внешним устройством, содержащее блок синхронизации, блок ввода- вывода, тактовый генератор, два регистра информации и блок дешифрации управл ющей информации, причем входы собственного адреса, выдачи и приема информации блока дешифра- ции управл ющей информации  вл ютс  входами устройства дл  подключени  к адресноуправл ющим шинам микроЭВМ первый и второй выходы управлени  приемом соединены соответственно с входами разрешени  записи первого и второго регистров информации, выход останова блока дешифрации управл ю- щей информации соединен с первым входом останова тактового генератора , первый выход которого соединен тактовым входом блока синхронизации и синхровходами сдвига первого и втрого регистров информации, группа информационных входов-выходов блока ввода-вывода  вл етс  группой входо выходов устройства дл  подключени  к информационным шинам микроЭВМ, а группа выходов - к группам информа

   5

   0

   5

   0

   5

   0

   5

   5

   0

   ционных входов первого и второго регистров информации, первый выход управлени  обменом блока синхронизации  вл етс  выходом устройства дл  подключени  к группе входных информационно-управл ющих шин внешнего устройства , отличающеес  тем, что, с целью расширени  класса , решаемых задач путем обеспечени  дополнительных режимов работы устройства , в него введены регистр состо ни , мультиплексор, триггер режима, коммутатор, первый и второй элементы И, причем выходы управлени  выводом и вводом информации блока дешифра- - ции управл ющей информации соединены соответственно с входами разрешени  вывода и ввода блока ввода-вывода, группа информационных входов которого соединена с группой выходов мультиплексора , выходы управлени  контролем и рабочим режимом блока дешифрации управл ющей информации соединены соответственно с единичным и нулевым входами триггера режима, единичный выход которого соединен с первь1м управл ющим входом коммутатора, а нулевой выход - с первым входом первого элемента И и входом рабочего режима блока синхронизации, группа выходов управлени  выдачей информации блока дешифрации управл ющей информации соединена с группой управл ющих входов мультиплексора и первой группой информационных входов регистра состо ни , перва  группа выходов которого соединена с первой группой информационных входов мультиплексора , втора  группа выходов регистра состо ни  и выход первого элемента И  вл ютс  выходами устройства дл  подключени  к группе входных информационно-управл ющих шин внешнего устройства, выход ответа дешифратора управл ющей информации и выход запроса прерывани  регистра состо ни   вл ютс  выходами устройства дл  подключени  соответственно к входным шинам синхронизации и прерывани  микроЭВМ , выходы пуска и записи маски блока дешифрации управл ющей информации соединены .соответственно с входом пуска тактового генера7 ора и .первым разрешающим входом регистра состо ни , первый и второй выходы управлени  диаграммой синхронизации блока дешифрации управл ющей информации соединены с первым и вторым управл ющими входами блока синхронизации , выкод останова которого соединен со вторым входом останова 1 акто- вого генератора, второй выход тактового генератора соединен с входом блокировки блока дешифрации управл ющей информации, группа выходов кода режима которого соединена с второй группой информационных входов регистра состо ни , второй и третий выходы управлени  обменом блока синхронизации соединены соответственно с вторым разрешающим входом регистра состо ни  и вторым управл ющим входом коммутатора, выход которого соединен с информационным входом сдвига первого регистра информации, первый выход тактового генератора соединен с третьим управл ющим входом коммутатора и первым входом второго элемента И, выход которого соединен с вторым входом первого элемента И и первым информационным входом коммутатора , второй информационный вход коммутатора и вход запроса обмена блока дешифрации управл ющей информации  вл ютс  входами устройства дл  подключени  к выходным информа- ционно-управл юпщм шинам внешнего

   и

   устройства, третий выход управлени  обменом . блока синхронизации соединен с инверсным входом первого элемента И, группы выходов первого и второго регистров информации соединены соответственно со второй и третьей группами информационных входов мультиплексора, выходы старших разр дов первого и второго регистров информации соединены соответственно с информационным входом сдвига второго регистра информации и вторым входом второго элемента И, группа выходов блока ввода-вьшода соединена с третьей группой информационных входов регистра состо ни .

   Выходы

   92.2 I 92.3

   Входы мультиплексора 8, подключаемые к шинам 19

   29

   25

   31

   35

   fue/

   22

   В ..28.1 о49

   фиг 2

   0

   L..

   В5

   JS

   д6

   21

   (uff.3

   69

   R

   57

   58

   сриеЛ

   3S

   пг

   272

   га/

   8.2

   о

   cfjue.5

   -7 го

   . о«# .

   г

   дзиеВ