SU1280628A1 - Многоканальна микропрограммна управл юща система - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано при проектировании рас пределенных вычислительных систем, в которых заложена возможность программного формировани  и модификации структур, наиболее адекватных решаемым задачам. Цель изобретени  состо ит в расширении области применени  системы путем реализации динамичес-. ких приоритетных отношений между всеми микропрограммами системь. Многоканальна  микропрограммна  управл юща  содержит каналы микропрограммного управлени , генератор тактовых импульсов, счетчик каналов,счетчик приоритета, триггер пуска, триггер управлени , дешифратор , два элемента ИЛИ-НЕ, шесть элементов ИЛИ и злементы И. Каждый канал микропрограммного управлени  содержит блок пам ти микропрограмм, регистр кода операции, регистр адреса , регистр микрокоманд, триггер за вок, триггер приоритета, формирователь адреса, схему сравнени , два коммутатора, четыре элемента И, два элемента ИЛИ и одновибратор. Введение счетчиков каналов и приоритета, § дешифратора, триггеров пуска и управлени , генератора тактовых импульсов , с первого по шестой элементов ИЛИ, с первого по третий элементов И, первого и второго элементов ИЛИНЕ , а в каждом канале - регистра кода операции, схемы сравнени , триггера приоритета, второго коммутатора , одновибратора, второго элемента ИЛИ, с первого по четвертый элементов И обеспечивает достижение поставленной цели. 6 ил.

Description

Изобретение относитс  к цифровой вычислительной технике и может быть использовано при проектировании распределенных вычислительных систем, в которых заложена возможность программного формироЕгани  (настройки) и модификации (перенастройки) структур , наиболее адекватных решаемым задачам.

Целью изобретени   вл етс  расширение области применени  за счет реализации режима изменени  приоритетности выполн емых в каналах микропрограмм .

На фиг. 1 и 2 приведена функциональна  схема предлагаемой системы, на фиг. 3 и 4 - временные диаграммы работы системы в режиме кольцевого опроса; на фиг. 5 и 6 - то же, в режиме динамического управлени  прио- 20 в ритетамИв Многрканальна  микропрограммна  управл юща  система (фиг. 1) содержит каналы ,-.п микропрограммного управлени  Казкдьй канал 1.1 микропрограммного управлени , где ,N, содержит блок 2.1 пам ти микропро грамм, регистр 3.1 кода операции с пол ми 4.1 кода операции и полем 5.1 кода приоритета, регистр 6.1 адреса, регистр 7.1 микрокоманд, триггер 8.1 за вок, триггер 9.1 приоритета, муль типлексор 10.1 адреса, схему 11.1 сравнени , первый коммутатор 12.1, четвертый элемент И 13.1, первый эле мент И 14.1, второй элемент И 15.1, третий элементен 16.1, второй элемен ИЛИ 17,1, первый элемент ИЛИ 18.1, второй коммутатор 9.i., одновибратор 20,1, вход 21.1 кода.операции систе1 ГЫэ вхо,п 22.1 значений логических условий системы, выход 23,1 микроопераций системы, выход 24.1 микрооперации конца команды канала 1.1 микропрограммного управлени . Кроме того, многоканальна  микропрограммна  управл юща  система .содержит генератор 25 тактовых импульсов , сч-етчик 26 приоритета, счет чик 27 каналов, триггер 28 пуска, триггер 29 управлени , дешифратор 30, первый элемент Ш1И-НЕ 31, второй элемент ИЛИ-НЕ 32, четвертый . элемент ИЛИ 33, п тый элемент ИЛИ 34 первьш элемент ИЛИ 35, третий элемент ИЛИ.36, шестой элемент ИЛИ 37, второй элемент КЩ 38, третий элемент И 39, первый элемент И 40,.второй элемент И 41, выход 42 дешифратора 30, вход 43 пуска системы, вход 44 останова системы, вьпсоды генератора 25.

Предлагаемое устройство функционирует в режиме кольцевого- опроса и в режиме динамического управлени  приоритетами.

Рассмотрим работу системы в режиме кольцевого опроса.

В исходном состо нии все триггеры и регистры наход тс  в исходном (нулевом ) состо нии, в блоках 2.1-2.п пам ти хран тс  микропрограммы, реализуемые соответственно блоками 1.11 ,п микропрограммного управлени .

Claims (1)

1. Работа устройства начинаетс  после поступлени  на вход 43 сигнала Пуск. Триггер 28 устанавливаетс  единичное состо ние и единичным сигналом разрешает формирование импульсов синхронизации генератором . 25 (фиг. 2). По синхроимпульсу , с выхода 45, генератора 25 происходит запись кода операции в регистр 3.1, где ,п, с входа 21.1 устройства (элемент 13.1 открыт, так как на его второй вход поступает единичный разрешающий сигнал с нулевого выхода триггера 8,1). Сигнал кода операции с пол  4.1 регистра. 3.1 обусловливает по вление единичного сигнала на выходе элемента ИЛИ 17.1. По переднему фронту этого сигнала через одновибратор 20.1, триггер 8.1 устанавливаетс  в единичное состо ние , в св зи с этим прекращаетс  поступление сигналов синхронизации на вход регистра 3.1. При отсутствии кода приоритета в поле 5.1 регистра 3 .1 на выходе элемента ИЛИ-НЕ 31 формируетс  единичный потенциал. Этим сигналом запрещаетс  прохождение импульсов синхронизации t. с выхода 452 генератора 25 через элемент И 40 на счетный вход счетчика 26 и запрещаетс  прохождение единичного сигнала на вход триггера 9.1 через элемент И-16.1. Одновременно с установкой триггеров 8.1-8.П в единичное состо ние на выходе элемента ИЛИ 35 по вл етс  единичный сигнал, который переводит триггер 28 в ёдиничное состо ние. Единичный сигнал с выхода элемента ИЛИ-НЕ 31 через элемент ИЛИ 33 поступает на вход элемента И 41, тем самым разреша  прохождение первого синхроимпульса 312 f, с выхода ASj т еиератора 25 через открытый элемент И 41 на счетный вход счетчика 27. На инверсный вход элемента И 41 поступает нулевой разрешающий сигнал с выхода элемента RHH 37. После формировани  кода номера первого канала по заднему фронту первом выходе дешифратора 30 формируетс  единичный сигнал, который поступает на второй вход коммутатора 12.1 блока 1.1 микропрограм много управлени . В рассматриваемом режиме работы, если имеетс  единичный разрешающий сигнал на третьем входе коммутатора (это свидетельствует о том, что триггер 8.1 установлен в единичное состо ние), то сигнал с первого выхода дешифратора 30 проходит через коммутатор 12.1 на вход элемента ИЛИ 37, единичный сигнал с выхода которого закрывает элемент И 41, и очередной импульс синхронизации уже не проходит на счетный вход счетчика 27. Одновременно единичный сигнал с выхода коммутатора 12.1 поступает на инверсный вход коммутатора 19.1, что обусловливает сн тие единичного сигнала с установочного входа регистра 7.1. Этим же сигналом разрешаетс  прохождение очередных синхроимпульсов S и о с выходов 45 и 45 генератора 25 соот вественно через элементы И 14.1 и 15.1 на входы синхронизации регистров 6.1 и 7.1. По очередному заднему фронту синхроимпульса происходит занесение кода операции в ре-гистр 6.1, на выходе которого формируетс  начальный адрес микрокоманды По очередному заднему фронту синхроимпульса Tj происходит запись первой микрокоманды Б регистр 7.1. При этом микрооперации из регистра 7.1 поступают на выход 23.1 устройства. Адрес очередной микрокоманды поступает на вход регистра 6.1, а код логических условий - на вход мультиплексора 10 адреса, где в соответствии с логичес ким11 услови ми, поступаюп(ими на вход 22.1 устройства, происходит модификаци  модифицируемого разр да адреса микрокоманды. По очередному синхроимпульсу происходит запись адреса следующей микрокоманды в регистр 6.1. По синхроимпульсу о j из блока 2.1 записываетс  микро-команда в регистр 7.1. Далее цик;; повтор етс  до тех пор, пока не будет выполнена мик ропрограмма полностью. Прерывание ее выполнени  возможно при записи нового кода операции в один из каналов 1.1-1.П на врем  анализа. При записи кода операции в регистр 3.1 на выходе элемента ИЛИ 35 формируетс  управл ющий сигнал, который через элементы ИЛИ 18.1 и 38.1 поступает на установочный вход счетчика 27. В результате на выходе элемента ИЛИ 37 формируетс  нулевой разрешающий сигнал дл  прохождени  очередного синхроимпульса б через элемент И 41 на вход счетчика 27. Таким образом происходит обнуление и формирование кода номера первого блока микропрограммного управлени . После этого продолжаетс  выполнение микропрограммы канала 1.1 микропрограммного управлени j так как в рассматриваемом режиме работы его микропрограммам присваиваетс  наибольший приоритет. При по влении метки конца команды на выходе 24.1 происходит обнуление регистров 3.1, 6.1, 7.1 и триггера 8.1. При этом .на нулевом выходе триггера 8.1 по вл етс  единичный разрешающий Сигнал дл  прохождени  .импульсов синхронизации с, на вход синхронизации регистра 3.1 через элемент И 13.1. Таким образом, первьш канал переходит в режим ожидани  до по влени  очередного кода операции на входе 21.1. Одновременно на выходе коммутатора 12.1 по вл етс  нулевой потенциал, который обусловливает возникновение на выходе элемента ИЛИ 37 нулевого разрешающего сигнала дл  прохождени  синхроимпульсов Tj на вход счетчика 27.. Кроме того, сигнал конца операции с выхода 24.1 через элемент ИЛИ 18.1 проходит на вход элемента ИЛИ 38. Единичный сигнал с выхода элемента ИЛИ 38 устанавливает счетчик 27 в исходное (нулевое) состо ние. По синхроимпульсам t с выхода 45 генератора 25 происходит кольцевой опрос каналов 1.1-l.n микропрограммного управлени . В результате выбираетс  канал 1.1 микропрограммного управлени  первый по ходу счета, в котором имеетс  запрос на вьшолнение микропрограммы. Если в первом нет, то второй, если и здесь нет, то третий, и т.д. до п-го канала 1.п. Если в процессе выполнени  микропрограммы канала 1.1 по вл етс , например , запрос на выполнение микропрограммы канала 1.1-1, то обнул етс  поле микроопераций регистра 7,1 и прекращаетс  подача синхроимпульсов на регистры 6.i и 7.1. Кроме того , обнул етс  счетчик 27. Это происходит потому, что при записи нового кода операции в канал 1.1-1 проис ходит прохождение импульсного сигнала через одновибратор 20.i-t канала 1.1-1 на элемент ИЛИ 35, с выхода ко торого единичный сигнал проходит через элемент ИЛИ 18.1, элемент ИЛИ 38 и обнул ет счетчик 27. Это вызывает по вление нулевого потенциала на соответствующем выходе дешифратора 30 и соответственно на выходе ком мутатора 12.1 канала 1.1. Этот сигнал подаетс  на вход коммутатора 19.1. Таким образом, на его выходе формируетс  единичный сигнал установ ки регистра 7.1 в нулевое состо ние. Одновременно нулевые запоминающие сигналы подаютс  на входы элементов И 14.1 и 15.1, что обусловливает прекращение поступлени  сигналов сун хронизации на входы регистров 6.1 и 7.1. Канал 1.1 переходит в режим ожи дани  конца выполнени  микропрограммы блоком, обладающим более высшим приоритетом. После этого происходит снова анализ приоритетов и если нет за вок в болер приоритетных блоках, то завершитс  выполнение микропрограммы канала 1.1. При записи в регистр 3.1 кода опе рации с ненулевь1м кодом приоритета устройство переходит во второй режим функционировани . Рассмотрим работу системы в режиме динамического управлени  приоритетами . При записи в регистр 3.1 кода операции, содержащего код приоритета (поле 5.1 регистра 3.1), как бьшо описано в первом режиме функцио нировани  устройства, счетчик 27 обнул етс  и начинаетс  анализ за вок (фиг. 3). Отличие состоит в том, что теперь на выходе элемента ИЛИ-НЕ 31 по вл етс  нулевой сигнал в соответствии с поступившими на его вход кодами приоритета. Пусть коды операции , содержащие код приоритета, записались в 1-й, 1-й и п-й каналы устройства, а коды операций в остальных каналах не содержат кода приоритета. Нулевым сигналом с выхода элемента ИЛИ-НЕ 31 разрешаетс  прохождение синхроимпульсов C-j, с 1 8 2 генератора 25 через элевыхода 45 мент И 40 на счетный вход счетчика 26. Информаци  с выхода счетчика 26 подаетс  на вторые входы схем сравнени  11.1-11.П. На первые входы схем срав- нени  поступают коды приоритета своих каналов (т.е. на схему сравнени  11.1 поступает код приоритета с пол  5.1 регистра 3.1). Счетчик 26 при поступлении заднего фронта очередного тактового импульса б увеличивает свое содержимое на единицу.Это происходит до тех пор, пока на. выходе одной или одновременно нескольких схем сравнени  11.1-11.П не по витс  единичный импульс, который свидетельствует, что данному каналу или группе присвоены равные приоритеты , которые выше, чем в остальных каналах устройства. Элемент ИЛИ 34 открываетс  после того, как на выходах счетчика 26 установитс  ненулева  комбинаци , разреша  поступление результата сравнени  по синхроимпульсу с, на триггеры 9.1-9.П через элементы И 16.1-16.п. Причем открыты будут только те элементы И 16.1-16.П, которые принадлежат каналам 1.1-1.П, имеющим за вку на выполнение микропрограммы. Это обусловливаетс  наличием единичных сигналов на выходах триггеров 8.1-8.п. Пусть коды приоритета, записанные в 1-м и п-м каналах устройства сравнились одновременно. При этом единичньй сигнал совпадает с выхода схемы сравнени  11.1, 11.П пройдет по очередтьй элемент И 16.1, 16.п соответственно . Этим сигналом установитс  в единичное состо ние триггер 9.1,9.п соответственно. Единичные сигналы с выходов этих триггеров поступают на вход элемента ИЛИ 36. В результате единичным сигналом с выхода элемента ИЛИ 36 запрещаетс  подача синхроимпульсов 2 на счетный вход счетчика 26. Таким образом прекращаетс  анализ кодов приоритета. Этим же сигналом обнул етс  счетчик 26 и разрешаетс  подача синхросигналов tj с выхода 452 генератора 25 на вход счетчика 27 через элемент И 41, который открываетс  после по влени  единичного сигнала на выходе элемента ИЛИ 33. Кроме того, разрешающий единичный потенциал с выхода триггеров 9.1 и 9.П по витс  на первом входе коммутаторов 12.1 и 12.п соот7 ветственно. Далее начинаетс  выбор канала аналогично первому режиму ра боты, что необходимо дл  выбора одного канала из наиболее приоритетны Отличие состоит в том, что коммутаторы 12.1-12.П формируют единичные сигналы на в зависимости от состо ни  триггеров 9.1-9.П и счетчика 27 (в первом режиме работы это определ етс  наличием запроса, т.е состо нием триггеров 8.1-8.П и состо нием счетчика 27). Таким образом из i-ro и п-го каналов выберетс  i-й, так как он будет первый опроше счетчиком 27. Затем работа устройства происходит аналогично первому режиму работы. После завершени  выполнени  микропрограмм всеми кана лами устройства и при отсутствии но вых за вок, на выходе элемента ИЛИНЕ 32 по вл етс  единичный потенциал , который поступает на вход элемента И 39, тем самым разреша  прохождение сигнала останова с входа 44 устройства на R-вход триггера 28. Одновременно единичный потенциал с выхода элемента ИЛИ-НЕ 32 пода етс  на R-вход триггера 29, тем самым обнул   его. Так устройство пер ходит в режим ожидани  новых за вок или сигнала останова на входе 44 устройства. .В случае по влени  новы за вок триггер 29 устанавливаетс  в единичное состо ние сигналом с выхода элемента. ИЛИ 35 и работа устройства повтор етс . В случае по влени  сигнала останова на входе 44 устройства обнул етс  триггер 28, н левой сигнал с выхода, которого запрещает генератору 25 формирование сигналов синхронизации. На этом работа устройства заканчиваетс . Формула изобретени Многоканальна  микропрограммна  управл юща  система, содержаща  с первогб по п каналы микропрограммно го управлени , каждый из которых со держит блок пам ти микрокоманд, регистр адреса, регистр микрокоманд, триггер за вок, мультиплексор адрес первый коммутатор, первьш элемент ИЛИ, причем i-й вход значений логических условий системы (где i - номер канала с1 по п) соединен с информационным входом мультиплексора адреса, выход которого соединен с 28В первым 1П формационным входом регист ра адреса i-ro канала, выход регистра адреса i-ro канала соединен с адресным входом блока пам ти микрокоманд i-ro канала, выход которого соединен с информационным входом регистра микрокоманд i-ro.канала, выход пол  адреса, выход кода логических условий к выход пол  микроопераций которого соединены соответственно с вторым информационным входом регистра адреса i-ro канала, управл ющим входом мультиплексора адреса i-ro канала и с i-м выходом микроопераций системы, выход признака конца команды пол  микроопераций регистра микрокоманд i-ro канала соединен с первым входом первого элемента 1-ШИ i-ro канала и с входами установки в ноль триггера за вки 1-го канала и регистра адреса i-ro канала, отличающа  с  тем, что, с целью расширени  об.пасти применени  за счет реализации режима изменени  приоритетности выполн емых в каналах микропрограмм, она дополнительно содержит счетчик каналов, счетчик приоритета, дешифратор, триггер пуска , триггер управлени / генератор тактовых импульсов, с первого по шестой элементы 1-ШИ, с первого по третий элементы И, первьш и второй элементы 1-ШИ-НЕ, а каждьш канал микропрограммного управлени  дополнительно содержит регистр кода операции, схему сравнени , триггер приоритета, второй коммутатор, второй элемент ИЛИ, одновибратор, с первого по четвертый элементы И, причем Каждый i-й вход кода операции системы соединен с информационным входом регистра кода операции i-ro канала, выход пол  операции которого соединен с входом второго элемента 1ЛИ и с третьим информационным входом регистра адреса i-го канала, выход пол  приоритета регистра кода операции 1-го канала соединен с первым входом схемы сравнени  i-ro канала и i-м входом первого элемента ШШ-НЕ, выход второго элемента ИЛИ i-ro канала соеинен с входом одновибратора i-ro канала , выход которого соединен с вхо- ом установки в единицу триггера за ок i-ro канала и с i-м входом первого элемента ИЛИ, пр мой выход триггера за вок i-ro канала соединен с ервыми входам) первого, второго. 91 третьего элементов И, с управл ющим входом первого коммутатора i-ro кана ;ла и с i-M входом второго элемента Ш1И-НЕ, инверсный выход триггера за вок i-ro канала соединен с первым входом четвертого элемента И, выход которого соединен с входом синхронизации регистра кода операции i-ro канала, выход признака конца команды пол  микроопераций регистра микрокоманд i-ro канала соединен, с входом установки в ноль регистра кода операции i-ro канала и с информационным входом второго, коммутатора i-ro канала , выход которого соединен с-входом установки в ноль регистра микрокоманд i-ro канала, первый выход генератора тактовых импульсов соединен с вторыми входами трегьего и четвертого элементов И и с управл ющим вхо дом второго коммутатора 1-го канала, второй вход генератора тактовых импульсов соединен с первыми пр мыми входами первого и второго элементов И и вторым входом первого элемента И i-ro канала, выход которогосоединен с входом синхронизации регистра адреса i-ro канала, третий выход генератора тактовых импульсов соединен с вторым входом второго элемента И i-ro канала, выход первого элемента ИЛИ соединен с входом установки в единицу триггера управлени  i-ro канала и вторым входом первого элемента ИЛИ i-ro канала, выход кото рого соединен с i-м входом второго элемента ИЛИ № с входом установки в ноль триггера приоритета i-ro канала , пр мой выход которого соединен с управл кицим входом первого коммута тора 1-го канала и с i-м входом третьего элемента ИЛИ, выход которого соединен с входом установки в ноль счетчика приоритета, с первым инверсным входом первого элемента И и с первым вкодом четвертого элемента ЕПИ, выход счетчика приоритета соединен с входами п того элемента ИЛИ 8 и вторым входом схемы сравнени  i-ro канала, вход которой соединен с третьим пр мым входом третьего элемента И i-ro канала, выход п того элемента ИЛИ соединен с четвертым пр мым входом третьего элемента И i-ro канала, выход которого соединен со счетным входом триггера приоритета канала, выход первого элемента ИЯИ-НЕ соединен с первым инверсньш входом третьего элемента И, с управл ющим входом первого коммутатора i-ro канала, с вторьп.инверсным входом первого элемента И и с вторым входом четвертого элемента ИЛИ, выход которого соединен с вторым входом второго элемента И, выход первого коммутатора i-ro канала соединен с инверсным информационным входом второго коммутатора i-ro канала , с третьими входами первого, второго элементов И i-ro канала, и с i-M входом щестого элемента ИЛИ, выход которого соединен с первым инверсным вxoдo f второго элемента И, выход которого соединен со счетным входом счетчика каналов, выход которого соединен с входом дешифратора i-й выход которого соединен с информационными входами первого коммутатора i-ro канала , выход второго элемента ИЛИ соединен с входом.установки в ноль счетчика каналов, вход пуска системы соединен с единичным входом триггера пуска, пр мой выход которого соединен с входом пуска генератора импульсов, вход останова системы соединен с первым входом третьего элемента И, выход которого соединен с входом установ й в ноль триггера пуска, выход второго элемента ИЛИ-НЕ соединен с вторым входом третьего элемента И и с входом установкив ноль триггера управлени , пр мой выход которого соединен с вторым пр мым входом первого элемента И, выход которого соединен со счетным входом счетчика приоритета .

   2i{

   V h

   .X7

   Фиг.1 Л П ППП I Л П ZDC Фиг. 5 П П П П