SU1277385A1 - Toggle flip-flop - Google Patents

Toggle flip-flop Download PDF

Info

Publication number
SU1277385A1
SU1277385A1 SU853889246A SU3889246A SU1277385A1 SU 1277385 A1 SU1277385 A1 SU 1277385A1 SU 853889246 A SU853889246 A SU 853889246A SU 3889246 A SU3889246 A SU 3889246A SU 1277385 A1 SU1277385 A1 SU 1277385A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
inputs
elements
flop
flip
Prior art date
Application number
SU853889246A
Other languages
Russian (ru)
Inventor
Геннадий Сендорович Брайловский
Леонид Яковлевич Розенблюм
Борис Соломонович Цирлин
Original Assignee
Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова /Ленина/
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова /Ленина/ filed Critical Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова /Ленина/
Priority to SU853889246A priority Critical patent/SU1277385A1/en
Application granted granted Critical
Publication of SU1277385A1 publication Critical patent/SU1277385A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике. Может быть использовано дл  индикации моментов окончани  параллельных переходных процессов. Цель изобретени  упрощение Г-триггера, Г-триггер содержит элементы И-НЕ 1,2,3,4.1 и4.2 и элемент ИЛИ 5, Введение новых св зей обеспечивает функциональную надежную работу при любых величинах задержек элементов Г-триггера и автоматов и при любом их соотношении. 2 ил.This invention relates to automation and computing. It can be used to indicate the end points of parallel transients. The purpose of the invention is the simplification of the G-trigger, the G-trigger contains the elements AND-NO 1,2,3,4.1 and 4.2 and the element OR 5, the introduction of new connections ensures functional reliable operation at any values of the delays of the elements of the G-trigger and automata and any ratio. 2 Il.

Description

LL

(L

ts: ts:

соwith

ОбAbout

Claims (2)

ел 112 Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  индикации моментов окончани  параллельных переходных процессов. Цель изобретени  - упрощение Гтриггера . На фиг,1 приведена структурна  схема Г-триггера на фиг.2 - временна  диаграмма его работы.i Г-триггер содержит первый 1, второй 2, третий 3 и четвертые 4 . 1 и 4.2 элементы И-НЕ и элемент ИЛИ 5. Выход элемента 1 соединен с входами элемен тов 2 и 3, выход элемента 3 соединен с входом элемента 1 и  вл етс  выходом 6 Г-триггера, выход элемента 2 соединен с входами элементов 3, 4.1 и 4.2, выходы элементов 4.1 и 4,2 соединены с входами элементов 2 и 5, выход элемента 5 соединен с входом элемента 1, Входы 7.1 и 7.2 Г-тригге ра соединены с входами элементов 4.1 и 4.2 соответственно. Дл  анализа функциональной надежности и определени  быстродействи  Г-триггера на фиг.1 пу 1ктиром изобра жены апериодические автоматы 8.1 и 8.2, входы которых соединены с выходом 6 Г-триггера, а выходы индикации с его входами 7,1 и 7.2 соответствен но. Функционирование Г-триггера по сн етс  временной диаграммой (фиг.2). Пусть в начальном состо нии на выходах элементов 2,3 и 4.1, 4.2 и 5 установлены сигналы логической 1, а на выходе элемента 1 - логического О. Автоматы 8.1 и 8.2переключаютс  и на их выходах индикации также по вл ютс  сигналы логической 1, после чего на выходах элементов 4.1 и 4.2 установ тс  сигналы логического О, а затем такой же сигнал по витс  на выходе элемента 5. Далее элемент 1 переключитс  и на его выходе по витс  сигнал логической 1, а после переключени  элемента 3 на выходе 6 Г-триггера по гитс  сигнал логического О. Последнее вызовет параллельные переключени  автоматов 8.1 и 8.2, в результате которьтх на их выходах индикации (т.е. входах 7.1 и 7.2 Г-триггера) по в тс  сигналы логического О, а затем и элементов 4.1 и 4.2, на выходах которых по в тс  сигналы логической 1, Эле 5 мент 5 переключаетс  после по влени  сигнала логической 1 одного из элементов 4.1 и 4.2 и на его выходе также по вл етс  сигнал логической 1. Элемент 2 переключаетс  только после того, как на выходах обоих элементов 4.1 и 4.2 по в тс  сигналы логической 1, а на выходе элемента 2 - сигнал логического О. Далее последовательно переключаютс  элемент 3 (на выходе 6 Г-триггера по вл етс  при этом сигнал логической 1), элемент 1, на выходе которого по вл етс  сигнал логического О, и элемент 2, на выходе которого по вл етс  сигнал логической 1. Автоматы 8.1 и 8.2 начинают переключатьс  сразу же после переключени  элемента 3, т.е. одновременно с переключением элементов 1 и Ate 112 The invention relates to automation and computing and can be used to indicate the end points of parallel transients. The purpose of the invention is the simplification of Gtrigger. FIG. 1 shows the G-flip-flop structure in FIG. 2 — a timing diagram of its operation. I The G-flip-flop contains the first 1, second 2, third 3 and fourth 4. 1 and 4.2 The elements of NAND and the element OR 5. The output of element 1 is connected to the inputs of elements 2 and 3, the output of element 3 is connected to the input of element 1 and is the output of a 6 G flip-flop, the output of element 2 is connected to the inputs of elements 3, 4.1 and 4.2, the outputs of elements 4.1 and 4.2 are connected to the inputs of elements 2 and 5, the output of element 5 is connected to the input of element 1, Inputs 7.1 and 7.2 of the G-flip-flop are connected to the inputs of elements 4.1 and 4.2, respectively. To analyze the functional reliability and determine the speed of the G-trigger in Fig. 1, aperiodic machines 8.1 and 8.2 are shown in Fig. 1 with inputs, whose inputs are connected to the output of the 6-trigger, and the display outputs with its inputs 7,1 and 7.2, respectively. The operation of the G-flip-flop is explained in the timing diagram (Fig. 2). Let the signals of logical 1 be set in the initial state at the outputs of elements 2.3 and 4.1, 4.2 and 5, and the switching signal of element 1 to logical O. The automata 8.1 and 8.2 switch and the logical outputs 1 also appear on their display outputs, after which, at the outputs of elements 4.1 and 4.2, the signals of logic O are set, and then the same signal is turned on at the output of element 5. Next, element 1 switches on the signal of logic 1 at its output, and after switching element 3 at output 6 of the G-flip-flop on gits signal logical o. The latter will cause parallel switching automata 8.1 and 8.2, as a result of the indications on their outputs (i.e., inputs 7.1 and 7.2 of the G-flip-flop) signals of logical O, and then elements 4.1 and 4.2, whose outputs of signals of logical 1 are received at Element 5 ment 5 switches after the occurrence of a logical 1 signal from one of elements 4.1 and 4.2 and a logic 1 signal appears at its output as well. Element 2 switches only after at the outputs of both 4.1 and 4.2 signals are received 1, and at the output of element 2 - the signal of logical O. Then successively switch Element 3 (at output 6 of the G-flip-flop appears at the same time a signal of logical 1), element 1 at the output of which a signal of logical O appears, and element 2 of output of which appears a signal of logical 1. Automaton 8.1 and 8.2 begin switching immediately after switching element 3, i.e. simultaneously with switching elements 1 and 2. Сигнал логического О на выходе элемента 2 блокирует переключение элементов 4.1 и 4.2 до тех пор, пока не завершатс  переходные процессы в Г-триггере и он не окажетс  в состо нии, аналогичном начальному, что обеспечивает его функционально надежную работу при любых величинах задержек элементов Г-триггера и автоматов и при любом их соотношении. Дальнейшие переключени  происход т аналогично. Из временной диаграммы на фиг.2 видно, что врем  срабатывани  Г-триггера при подаче на его входы 7.1 и 7.2 сигналов логической l составл ет 4, где L - задержка элемента И-НК или ИЛИ, а при подаче на входы 7.1 и 7.2 сигналов логического О ЗТ . Период работы Г-триггера в совокупности с апериодическими автоматами определ етс  по формуле + макс 2Г, to//y «j, Т 7Г+ t - наибольшее врем  t и ° макс срабатывани  апериодического автомата при подаче на его вход сигналов логического О и 1 соответственно. Поскольку, как правило, t, 2t и t 2Г, + t,o«aKc,+ С„,„„,е, .быстродействие данного Г-триггера оказываетс  равным быстродействию известного устройства. Г-триггер работает функционально надежно при любьк величинах задержек его элементов и при любом их соотношении и при числе входов п содержит (п+2) двухвходовых элементов И-НЕ, один (п+1)-входовый элемент И-НЕ и 31 один n-входовый элемент ИЛИ. Таким образом, при равном числе входов предлагаемый Г-триггер обеспечивает экономию оборудовани . Формула изобретени  Г-триггер, в котором выход первого элемента И-НЕ соединен с входами вто рого элемента И-НЕ и третьего элемен та И-НЕ, выход которого соединен с входом первого элемента И-НЕ, выход 277 г - to 85 . 4 второго элемента И-НЕ соединен с входами четвертых элементов И-НЕ, выход каждого из которых соединен с входами второго элемента И-НЕ и элемента ИЛИ, выход которого соединен с входом первого элемента И-НЕ, отличающийс  тем, что, с целью упрощени , выход второго элемента И-НЕ соединен с входом третьего элемента И-НЕ, выход которого соединен с выходом Г-триггера, входы которого соединены с входами четвертых элементов И-НЕ.2. The logic signal O at the output of element 2 blocks the switching of elements 4.1 and 4.2 until the transients in the G-trigger are completed and it does not appear in a state similar to the initial one, which ensures its functionally reliable operation at any values of element delays G-flip-flop and automata and for any ratio. Further switching occurs in a similar way. From the timing diagram in FIG. 2, it can be seen that the response time of the G-trigger when logic signals 7.1 are fed to its inputs 7.1 and 7.2 is 4, where L is the delay of the AND-NC element or OR, and when signals 7.1 and 7.2 are fed to the inputs 7.1 and 7.2 logical ABOUT. The period of the G-flip-flop in combination with aperiodic automata is determined by the formula + max 2G, to // y "j, T 7G + t is the longest time t and ° max of the aperiodic automaton when the logical O and 1 signals are applied to its input . Since, as a rule, t, 2t and t 2Г, + t, o "aKc, + C", "", e,., The speed of this G-flip-flop is equal to the speed of the known device. The G-flip-flop works functionally reliably with any values of the delays of its elements and for any ratio and for the number of inputs n it contains (n + 2) I-NOT two-input elements, one I-NOT and 31 one n input element OR. Thus, with an equal number of inputs, the proposed G-trigger provides equipment savings. Claims G-trigger, in which the output of the first AND-NOT element is connected to the inputs of the second AND-NOT element and the third AND-NOT element, the output of which is connected to the input of the first AND-NO element, output 277 g - to 85. 4 of the second element AND-NO is connected to the inputs of the fourth AND-NOT elements, the output of each of which is connected to the inputs of the second AND-NO element and the OR element, the output of which is connected to the input of the first AND-NO element, which is , the output of the second element AND-NOT is connected to the input of the third element AND-NOT, the output of which is connected to the output of the G-flip-flop, the inputs of which are connected to the inputs of the fourth AND-NOT elements. 9и.г.г9th year
SU853889246A 1985-04-26 1985-04-26 Toggle flip-flop SU1277385A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853889246A SU1277385A1 (en) 1985-04-26 1985-04-26 Toggle flip-flop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853889246A SU1277385A1 (en) 1985-04-26 1985-04-26 Toggle flip-flop

Publications (1)

Publication Number Publication Date
SU1277385A1 true SU1277385A1 (en) 1986-12-15

Family

ID=21174929

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853889246A SU1277385A1 (en) 1985-04-26 1985-04-26 Toggle flip-flop

Country Status (1)

Country Link
SU (1) SU1277385A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 945960, кл. Н 03 К 21/39, 1982. Авторское свидетельство СССР № 807490, кл. Н 03 К 21/30, 1981. *

Similar Documents

Publication Publication Date Title
SU1277385A1 (en) Toggle flip-flop
SU966913A1 (en) Checking device
SU1058072A2 (en) Pulse repetition frequency divider
SU1223232A1 (en) Device for checking two pulse sequencies
SU1226655A1 (en) Scaling device
SU1589279A1 (en) Device for shaping signatures
SU1187169A1 (en) Device for checking synchronizing buses
SU1213529A1 (en) Synchronizing device
RU2022455C1 (en) Time-slot train and intertrain space shaper
SU1381513A1 (en) Device for checking terminals of lsi
SU1725388A1 (en) Binary counting device with check
SU1275447A2 (en) Device for checking source of sequential pulses
SU1076950A1 (en) Shift register
SU1264206A1 (en) Switching device for multichannel check and control systems
SU1200401A1 (en) Device for time separation of pulse signals
SU1256032A1 (en) Device for checking logic units
SU1689953A1 (en) Device to back up a generator
SU1265779A1 (en) Device for simulating faults and failures of digital computer
SU1580535A2 (en) Ternary counting device
SU1188885A1 (en) Pulse repetition frequency divider
SU1170598A1 (en) Single pulse generator
SU1157668A1 (en) Single pulse generator
SU354585A1 (en) DISTRIBUTOR
SU1177879A1 (en) Frequency-phase comparator
SU1157544A1 (en) Device for functional-parametric checking of logic elements