SU1275453A1 - Устройство св зи дл вычислительной системы - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  построени  мультипроцессорных вычислительных систем. Целью изобретени   вл етс  повьппение пропускной способности устройства. Цель достигаетс  тем, что в устройство, содержащее блок синхронизации и нулевой модуль коммутации, включающий группу последовательно соединенных блоков коммутации, каждый из которых состоит из входного коммутатора, сдвигающего регистра, выходного регистра и узла управлени , введены М групп модулей коммутации, каждый из которых содержит группу последовательно соединенных блоков коммутации и блок сопр жени , состо щий из входс S Hcfro коммутатора, сдвигающего регистра , выходного регистра и узла управ (Л лени , 2 З.П. ф-лы, 4 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  построени  мультипропессорных вычислительных систем.

Цель изобретени  - повышение пропускной способности устройства.

На фиг, 1 представлена блок-схема устройстваi на фиг. 2 - 4 - функциональные схемы узла управлени  блока коммутации, узла управлени  блока сопр жени  и блока синхронизации.

Устройство содержит дл  четырехуровневого варианта (фиг. 1а,б) модули 1 коммутации, блок 2 синхронизации , модули 3 вычислительной системы, представл ющие собой, например, процессоры , оперативные и внешние запоминающие устройства, устройства ввода-вывода и т.п. Модули 1 коммутации св заны между собой через входы-выходы 4, ас модул ми 3 вычислительной системы - через входы-выходы 5. Модули 1 коммутации всех уровней, кроме нулевого, состо т из блоков блока 6 сопр жени  и группы блоков 7 коммутации . Модуль 1о коммутации нул.евого уровн  состоит только из блоков 7 коммутации. Каждьш из блоков 6 сопр жени  и блоков 7 коммутации содержит узлы 8 или 9 управлени  соответственно , входной коммутатор 10, сдвиговый 11 и выходной 12 регистры, выходную 13 и входную 14 информационные шины св зи с соседним уровнем.

Узел 8 управлени  блока 7 коммутации (фиг, 2) содержит дешифратор 15 адреса, элементы И 16 - 18, элемент ИЛИ 19, триггер 20 блокировки, элемент И 21 и триггер 22 направлени  передачи.

Узел 9 управлени  блока 6 сопр жени  (фиг. 3) содержит дешифратор 23 адреса, элемент И 24, триггер 25 блокировки , элемент И 26, триггер 27 направлени  передачи и элементы И 28 .и 29.

Блок 2 синхронизации (фиг. 4) содержит генератор 30 импульсов и группу узлов 31 формировани  серий тактовьм импульсов, каждый из которых состоит из триггера 32 синхронизации, счетчика 33, демультиплексора 34, элементов И 35 и 36 и элемента.ИЛИ 37,

На фиг. 1 - 4 показаны лини  38 признака Пусто/зан то, лини  39 признака Команда/данные, лини  40 признака направлени  движени  сообщени  Центробежное (ЦБ)/центростремительное (ЦС), линии 41 адреса приемника (получател  сообщени ), линии 42 и 43 блокировки тактовой серии, линии 44 сигнала включени  питани ,

линии 45 и 46 сигналов разрешени  пр мого доступа и пам ти и разрешени  прерывани  от модулей 3, линии 47 и 48 запроса пр мого доступа к пам ти и запроса прерывани , линии 49

сигнала передачи сообщени  соседнему справа блоку 6 или 7, линии 50 и 51 сигналов разрешени  передачи сообщени  на соседний верхний и нижний модуль 1, лини  52 разрешени  выбор5 ки из регистра 12, линии 53 и 54 сигналов синхронизации приемника и передатчика, тактовые выходы 55 блока 2, образованные лини ми 56 - 59 дл  передачи серии сдвинутых во вре0 мени импульсов И1 - И4. Линии 38 41 образуют информационный вход 60 узлов 8 и 9, линии 49 и 50 образуют выход 61 направлени  передачи узлов 8 и 9, линии 45 - 48 образуют вход-вы5 ход 62 задани  режимов передачи, линии 42 - 43 образуют входы 63 блокировки блока 2.

Каждьй модуль 1 коммутации, кроме

0 нулевого, содержит группу блоков 7 коммутации и блок 6 сопр жени , которьй служит дл  подключени  модул  1

более низкого уровн  к модул м 1 более высокого уровн  (имеющего

меньшее значение индекса). Из каждого блока 7 информаци  может передаватьс  либо в следующий справа блок 7 того же модул  1, либо на первый, (т.е. св занньй по информационному

0 входу с выходом блока 6) блок 7 одного из модулей 1 более низкого уровн  ( руса), вместо которого может быть подключен модуль 3 вычислительной системы. К модул м 1 самого низкого уровн  (М-й группы) подключаютс  только модули 3 вычислительной системы . Дл  идентификации информации каждое-слово обмена (сообщение), помимо информационного пол , имеет

бит признака Пусто/зан то, бит признака направлени  движени  Центробежна /центростремительна  (ЦБ/ЦС), Номер (адрес) приемника. Все модели 1 коммутации в устройстве имеют

5 жесткую нумерацию. Полный номер приемника складываетс  из номеров модулей 1 с самого верхнего  руса до указанного по пути движени  информации. При приеме информации устройства приемники сравнивают закрепленные за ними номера с передаваемыми, причем в узлах 8 сравниваютс  только номера модул  информации плюс номер . блока 7 внутри данного модул , в узлах 9 - сравниваютс  полные номера приемника. Признак ЦБ указьшает, что движуща с  информаци  уже прошла самый вы сокий  рус в данной передаче, а признак ЦС, что информаци  еще не достигла самого высокого  руса. Этот признак позвол ет направл ть вверх ЦС информацию и вниз ЦБ информацию . Устройство работает следукшщм образом . При включении питани  устройства на каждом  русе узлы 31 выдают синхронно четыре генераторные серии, ко торые поступают на модули 1 всех  ру сов И1 - И4. П тый импульс в серии пропуск . Он получаетс  в момент совпадени  единиц на элементе И 36, Сиг нал совпадени  воздействует на вход триггера 32 и переводит его по заднему фронту в единичное состо ние, в результате чего следующий импульс на входе счетчика 33 блокируетс . Но состо ние счетчика 33 мен етс  по пе реднему фронту сигнала генератора 30 Поэтому сигналы счетчика 33 перевод т триггер 32 в нулевое состо ние. Снова проходит сери  из четьфех импульсов И1 - И4, п тый пропуск, и т.д. В случае, если хот  бы на один из входов элемента ИЛИ 37 -поступает сигнал блокировки по линии 42 от триг гера 20 или по линии 43 от триггера 25, триггер 32 после импульса И4 перебрасываетс  в единичное состо ние и сохран ет его до тех пор, пока сигнал блокировки не снимаетс . По описанной серии И1 - И4 информаци  циклически перемещаетс  внутри модулей 1 на одно слово за такт (из четырех импульсов И1 - И4) и по вл етс  на выходах блоков 7 и 6. По сигналу И1 выбираютс  регистры 12 и информаци  сдвигаетс  на регистрах 11 на одно слово. По сигналу И2 регистры 11 переадресовываютс  а триггеры 22 и 27 открывают входы коммутаторов 10 на прием информации от соседних блоков 7 и 6 своего  рус По сигналу ИЗ по одному слову пересыпаетс  с регистров 11 на коммутаторы 10 и при совпадении условий триггеры 22 и 27 переключают входы коммутаторов 10 на прием информации от модулей 1 соседних  русов. По сигналу И 4 при совпадении условий триггеры 20 и 25 блокируют генераторные серии. Возможны три вида перемещени  информации: сдвиг информации внутри модул  1 от одного блока 7 к другому; передача информации с одного модул  1 на соседний,  русом ниже (или с нижнего  руса на модуль 3); передача информации с одного модул  1 на другой соседний,  русом вьше. Перемещаема  информаци  при движении получает различные признаки. Так, при включении питани  по сигналу Питание включено в линии 44 все блоки 7 мет тс  как Пустые, при получении же информации они получают признак Зан то и при переходе через самый высокий  рус в передаче ЦС мен етс  на отдавйа  информацию рамка получает признак Пусто , а получивша  - Зан то, и т.д. I Рассмотрим, например, перемещение информации с одного модул  1 коммутации на другой,  русом ниже. Признаком такой информации служит сигнал Г ЗАНЦБСР, где ЗАН - признак блок 7 (6) Зан т ; ЦБ - признак ЦБ информации, т.е. перемещаемой информации вниз; СР - признак сравнени  номера приемника с номером приемника в слове обмена. Сигнал F по вл етс  по переднему фронту сигнала ИЗ при выборке регистра 11. В зависимости от сигнала Команда/данные линии 39 при разрешении (линии 45) пр мого доступа или (лини  46) прерывани  срабатывают элементы И 17 или 18, перевод  триггер 22 в единичное состо ние, который переключает коммутатор 10 так, что выход регистра 12 подключаетс  шиной 14 к входу регистра 11 модул  1 соседнего нижнего  руса. Триггер 22 через элемент И 21 разблокирует триггер 20. На такте И4 триггер 20 перебрасываетс  в единичное состо ние и подготавливает блокировку генератора 30 по линии 42 через элемент ИЛИ 37 Теперь, как -только на входе триггера 32 по вл етс  единичный код, тригrep 32 перебрасываетс  в единичное состо ние и заблокирует вьфаботку серий до тех пор, пока не сниметс  сигнал элемента ИЛИ 37, т.е. не устанавливаетс  триггер 22 в нулевое состо ние . Этот триггер устанавливаетс  в нулевое состо ние тогда, когда на входе элемента И 21 по вл етс  нулевой сигнал Пусто снизу. Он переводит триггер 20 в нулевое состо ние и снова запускает генератор 30. JПо сигналу И2триггер 22 возвращаетс в нулевое состо ние.

Таким образом, триггер 22 от сигнала Запрос.вниз переключает коммутатор 10 с верхнего на нижний  рус до по влени  в линии 58 Пусто снизу . По сигналу И1 генератор 30 синхронизирует прием информации с выхода регистра 12 верхнего  руса на вход регистра 11 нижнего  руса через коммутатор 10. На нижний  рус переводитс  слово полностью, т.е. помимо информации автоматически передаютс  нулем признаки Зан то и ЦБ.

На своем  русе триггер 22 закрывает входы коммутатора 10 и слово на регистре 11 пьлучает признак Пусто. Так происходит передача с верхнего на нижний  рус.

Передача с модул  1 к модул м 3 вычислительной системы отличаетс  от описанной передачи лишь тем, что в зависимости от признака в линии 39 передаваемой информации Данные/команды производитс  либо запрос пр мого доступа к пам ти лини  47, либо запрос прерывани  (лини  48). Обслуживание этих запросов происходит по интерфейсной последовательности св зи с модулем 3 (процессором или блоком ЗУ), при этом вводитс  дополнительное управление от сигналов разрешени  ПДП (лини  45) или прерываний (лини  46). Со стороны узла 31 работа аналогична описанному.

Аналогично происходит передача информации на  рус выше. Логическим признаком информации на верхний  рус  вл етс  сигнал

Q 3AH-4C,

где ЗАН - признак  чейка Зан то ; ЦС - признак ЦС информации. В этом случае провер етс , совпадает ли полньй номер получател  информации с закрепленным номером блока 7(6). Если номер не совпадает, то

информаци  передаетс  выше с признаком ЦС. Если же номер совпадает, то информаци  принимаетс .на  рус выше , а признак ЦС переводитс 

Формирование признака ЦБ производитс  элементом И 29. Логическим признаком вьфаботки сигнала ЦБ на линии 47  вл етс 

Р ЗАН-ЦС-СР.

Во всех случа х передачи информации с  руса на  рус блок 7(6) отправител  получает признак Пусто автоматически от коммутатора 10. Так перемещаетс  информаци  от передатчика к приемнику с помощью устройства.

Claims (3)

1. Устройство св зи дл  вычислительной системы, содержащее блок синхронизации и нулевой модуль коммутации , включающий блоков коммутации , каждьш из которых состоит из входного коммутатора, сдвигового регистра , выходного регистра и узла управлени , причем в каждом блоке коммутации тактовые входы сдвигового и выходного регистров и тактовый вход узла управлени  подключены к нулевому тактовому выходу блока синхронизации: , вход разрешени  выборки выходного регистра соединен с выходом выборки узла управлени , первьй информационньй вход входного коммутатора и выход синхрюнизации узла управлени  1ц-го (if, 1} N) блока коммутации нулевого модул  коммутации  вл ютс  1д-и абонентскими входом и выходом устройства и соединены соответственно с информационным выходом и входом синхронизации приема модул  вычислительной системы нулевого уровн , отличающеес  тем, что, с целью повышени  пропускной способности, в него введены М групп модулей коммутации, каждый.из которых  вл етс  IQ-M синхронизирующим входом устройства и соединен с выходом разрешени  приема модул  вычислительной системы нулевого уровн , выходы блокировки узлов управлени  блоков коммутации нулевого модул  коммутации соединены с нулевым входом блокировки блока синхронизации , первый и второй информационные входы и адресный вход входного коммутатора (К и: i N к ig} блока коммутации нулевого модул  коммутации соединены соответственно с выходами выходных регистров и выходами направлени  передачи узлов управлени  Кд-1-го блока комму тации нулевого модул  коммутации и блока сопр жени  S|-ro (S,1, S,) мо дул  коммутации первой группы и первым и вторым информационными входами и адресным входом входного коммутато ра первого блока коммутации S,-го мо дул  коммутации первой группы, выход синхронизации узла управлени  которого подключен к входу синхронизации узла управлени  К j-1-го блока коммутации нулевого модул  коммутации, вход синхронизации узла управлени  блока сопр жени  S,-ro модул  коммутации соединен с выходом синхронизации узла управлени  блока коммутации нулевого модул  коммутации, выход выходного регистра и выход направлени  передачи узла управлени  блока коммутации модул  коммутации т-й группы (Jm-1, ,Sj) соединены соответственно с вторым информационным и адресным вхо дами j +1-го блока коммутации модул  коммутации га-й группы, выход выходного регистра и выход направлени  передачи узла управлени  блока коммутации 5„-го модул  коммутации т-й группы подключены соответственно к второму информационному и адресному входам блока сопр жени  то го же модул  коммутации и первому информационному и адресному входам входного коммутатора первого блока коммутации соответствующего S -го модул  коммутации m+1-й группы, выход синхронизации узла управлени  ко торого соединен с входом синхронизации узла управлени  блока коммутации S -го модул  коммутации т-й группы, выход синхронизации узла управлени , первый информационный вход и адресный вход блока ком мутации модул  коммутации т-й группы подключены соответственно к входу синхронизации узла управлени , выходу выходного регистра и выходу направлени  передачи блока сопр жени  S, -го модул  коммутации m+1-й группы, информационный выход выходного регистра, выход направлени  передачи и вход синхронизации узла управлени  ( in,e1,N) блока коммутации модул  комму53 тации, первый информационный вход входного коммутатора, вход-выход задани  режима и выход синхронизации узла управлени  in +1-го блока коммутации . „-го модул  коммутации т-й группы  вл ютс  соответствующими входами и выходами устройства дл  соединени  соответственно с информационным входом , входом разрешени  передачи, выходом разрешени  приема, информационным выходом, входом-выходом управле1й1Я режимом ввода и входом синхронизации соответствующего модул  вычислительной системы т-го уровн , выходы блокировки узлов управлени  блоков коммутации и блока сопр жени  модул  коммутации т-й группы соединены с входом блокировки блока синхронизации.

2. Устройство по п, 1, о т л ичающеес  тем, что узел управлени  блока коммутации содержит дешифратор адреса, четыре элемента И, элемент ИЛИ, триггер блокировки и триггер направлени  передачи, причем вход дешифратора адреса соединен с информационным входом узла и группами входов первого - третьего элементов И и выходом синхронизации узсоединены соответственно с тактовым входом и выходом разрешени  выборки узла, выход дешифратора адреса соединен с первыми входами второго и третьего элементов И, вторые входы и выходы которых образуют вход-выход задани  режима обмена узла, выходы второго и третьего элементов И подключены соответственно к первому и второму входам элемента ИЛИ, выходом соединенного с установочным входом триггера направлени  обмена, пр мой и инверсный выходы которого образуют выход направлени  передачи, а вход сброса подключен к тактовому входу узла и синхровходу триггера блокировки , выход которого  вл етс  выходом блокировки узла, а информационный вход и вход сброса подключены к выходу четвертого элемента И, первый и второй входы которого присоединены соответственно к пр мому выходу триггера направлени  передачи к входу синхронизации узла.

3. Устройство по п. 1, отличающеес  тем, что узел управлени  блока сопр жени  содержит четыре элемента И, триггер направлени 

передачи, пр мой и инверсный выходы которого образуют выход, направлени  передачи, и триггер блокировки, причем выход первого элемента И соединен с установочным входом триггера . направлени  передачи и первьм входом второго элемента И, второй вход и выход которого подключены соответственно к выходу дешифратора адреса и выходу признака направлени  движени  сообщени , вход сброса триггера направлени  передачи соединен с тактовым входом узла, синхровходом триг .гера блокировки и первым входом третьего элемента И, выход которого  вл етс  выходом разрешени  выборки узла , а второй вкод соединен с выходом синхронизации узла, первым входом первого элемента И и информационным входом узла, входы дешифратора адреса и второй вход первого элемента И соединены с информационным входом узла , первый вход и выход четвертого элемента И подключены соответственно к входу синхронизации узла и информационному входу и входу сброса триггера блокировки а второй вход - к выходу триггера бло- кировки и выходу блокировки узла.

ztz

гп

ss

57

58 Si