SU1128257A1 - Многоканальное устройство дл приоритетного подключени источников информации к общей магистрали - Google Patents
Многоканальное устройство дл приоритетного подключени источников информации к общей магистрали Download PDFInfo
- Publication number
- SU1128257A1 SU1128257A1 SU833637281A SU3637281A SU1128257A1 SU 1128257 A1 SU1128257 A1 SU 1128257A1 SU 833637281 A SU833637281 A SU 833637281A SU 3637281 A SU3637281 A SU 3637281A SU 1128257 A1 SU1128257 A1 SU 1128257A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- group
- output
- inputs
- elements
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
МГОЕОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ ПРИОРИТЕТНОГО ПОДКЛЮЧЕНИЯ ИСТОЧНИКОВ ИНФОРМАЦИИ К ОБЩЕЙ МАГИСТРАЛИ, содержащее в каждом канале элемент задержки, три элемента НЕ, два элемента И, два элемента ИЛИ и триггер, причем в каждом канале выход элемента задержки соединен, с первым входом первого элемента И, выход которого вл етс сигнальным выходом устройства , выход запрета устройства через первый элемент НЕ соединен с -первым входом второго элемента И., .о т л и чающеес тем, что, с целью .расширени области применени устройства за счет обслуживани запросов с учетом приоритета источника и информации от негр, в устройство введены сумматор, два регистра, два блока элементов И, схема сравнени и блок формировани максимального кода, содержащий элемент и и группу узлов выделени приоритетного разр да , каждый из которых содержит элемент ИЛИ, элемент НЕ и два элемента И, причем в каждом канале п«рва группа кодовых входов устройства соединена с группой входов .сумматора , группа выходов которого соединена с первой группой входов первого блока элементов И и с входами первого элемента ИЛИ, выход которого соединен с управл ющим входом второго блока элементов.И, группа входов и выходов которого соединены соответственно с группой выходов первого регистра и с второй группой входов первого блока элементов И, управл ющий вход и группа выходов которого соединены соответственно с выходом второго элемента НЕ и с груп .пой входов второго регистра,-группа выходов которого соединена с первой 1руппой входов схемы сравнени , выход схемы сравнени , соединен с вторым вх,одом первого элемента .И, выход которого соединен с единичным входом триггера, выход которого соединен с выходом запрета устройства, группа входов второго элемента ИЛИ и втора группа входов схемы сравне ни соединены с группой выходов устi ройства, выход второго элемента ИЛИ соединен с входом второго элемента СЛ НЕ и с входом элемента задержки, выход которого через третий элемент С НЕ соединен с вторым входом ВТОРОГО элемента И, входы сброса второго регистра, триггера и сумматора соединены с входом конца обслуживани устройства, группа входов первого регистра соединена с второй группой кодовых входов устройства, причем to выход второго элемента И в блоке 00 формировани максимального кода соединен с первыми входами первого и to ел второго элементов И первого узла выделени приоритетного разр да, . выход первого элемента И каждого узла выделени приоритетного разр да соединен с первыми входами первого и второго элементов и следующего узла выделени приоритетного разр да , группа выходов регистра соединена с- группой входов блока формировани максимального кода, каждый вход, начина с второго, группы входов блока формировани максимального кода соединен с вторым входом второго элемента И ,и с первым входом элемента ИЛИ соответствующего узла выде .лёни. приоритетного разр да, начи1на с первого узла, первый вход
Description
группы входов блока Формировани максимального кода соединен с первмм входом элемента И, выход второго элемента И каждого узла выделени приоритетного разр да и выход элемента И вл ютс группой выходов устройства, выход второго элемента И в каждом узле выделени приоритетного разр да через элемент НЕ своего узла выделени приоритетного разр да соединен с вторым входом элемейта ИЛИ своего узла выделени приоритетного разр да, выход элемента ИЛИ каждого узла выделени приоритетного разр да соединен в вторым входом-первого элемента И своего узла выделени приоритетного разр да , выход первого элемента И последнего узла выделени приоритетного разр да соединен с вторым входом элемента И.
Изобретение относитс к области вычислительной техники и может быть применено в многомашинных и многопроцессорных вычислительных систе-мах , исп ользующих-дл обмена данны ми общую магистраль.. Известно устройство дл приоритетного подключени источников информации к магистрали, содержащее в каждом канале узел синхронизации триггер, узел анализа приоритета, элемент задержки, диодные элементы согласовани электрическихсигнало линии запрета и опроса Ll3. Недостатком данного устройства вл етс низка надежность, Наиболее-близким к предлагаемом ( по технической сущности вл етс устройство дл приоритетного подключени источников информации к ма гистрали, содержащее М блоков обслу живани запросов, каждый из которых включает входной элемент И, соеди ненньай первым входом через первый элемент НЕ с шиной запрета устройст ва, а выходом - с первым входом три гера, первый выход которого подключен к nepBiJM входам выходного элемента И, первого элемента ИЛИ и через элемент задержки к второму входу выходного элемента И, выход которого вл етс соответствующим: выходом сигнала разрешени обмена, выход первого элемента ИЛИ каждого блока обслуживани запросов соединен через линию опроса с вторым вхо дом следующего блока обслуживани запросов, второй выход триггера под ключен через второй элемент НЕ к ши не запрета, устройства, а второй вход - к выходу второго элемента .ИЛИ, первый вход которого соединен через третий элемент НЕ с вторым входом выходного элемента И и соот ветствующим входом сигнала запрета устройства, а второй вход - с вторым входом элемента ИЛИ Сз. Однако известное устройство не обеспечивает учет важности переда . ваемой информации при предоставлении магистрали источникам. Целью изобретени вл етс расширение области применени устройства за счет обслуживани запросов с учетом приоритета источника и информации от. него. Поставленна цель достигаетс тем, что в многоканальное устройство дл приоритетного подключени источников информации к общей магистрали , содержащее в каждом канале элемент задержки, три элемента НЕ, два элемента И, два элемента ИЛИ и триггер, причем в каждом канале выход элемента задержки соединен с первым входом первого элемента И, выход которого вл етс сигнальным выходом устройства, выход запрета устройства через первый элемент НЕ соединен с первым входом второго элемента И, введены сумматор, два регистра, два блока элементов И, схема сравнени и блок формировани максимального кода, содержащий элемент И и группу узлов выделени приоритетного разр да, каждый из которых содержит элемент ИЛИ, элемент НЕ и два элемента И, причем в каждом канале перва группа кодовых входов устройства соединена с группой входов сумматора, группа выходов которого соединена с первой группой входов первого блока элементов И и с входами первого элемента ИЛИ, выход которого соединен с управл ющим входом второго блока элементов И, группа входов и выходов которого соединены соответственно- с группой выходов первого регистра и с второй группой входов первого бЛока элементов И, управл ющий вход и группа выходов которого соединены соответс5твенно с выходом второго элемента НЕ и с группой входов второго регистра, группа выходов которого соединена с первой группой входов схемы сравнени , выход которой соединен с вторым входом первого ьлемента И, выход которого соединен с единичным входом триггера, выход которого соединен с выходом- запрета устройства, группа входов второго
элемента ИЛИ и втора группа входов cxeiHH сравнени соединены с группой выходов устройства, выход второго элемента ИЛИ соедине с входом второго элемента НЕ и с входом элемента задержки, .выход которого через третий элемент НЕ соединен с вторым входом второго элемента И, входы сброса второго регистра, триггера и сумматора соединены с входом конца обслуживани устройства,- группа входов первого регистра соединена с второй группой кодовых входов устройства, причем выход второго элемента И в блоке формировани максимального кода соединен с первыми входами первого и второго элементов И первого узла выделени приоритетного разр да, выход первого элемента И каждого узла выщелёни приоритетного разр да; соединен с первыми входами первого и второго элементов И следующего -узла выделе ни приоритетного разр да, группа выходов регистра соединена с группой входов блока формировани максимального кода, каждый вход, начина с . второго, группы входов блока формировани максимального кода соединен с вторым входом второго элемента И и с первым вводом элемента ИЛИ соответствующего узла выделени приоритетного разр да, начина с первого узла, первый вход.группы входов блока формировани максимального кода, первый вход группы входов блока формировани .максимального кода сое .динен с первым входом элемента И, выход второго элемента И каждого. узла выделени приоритет.ного разр да и выход элемента И вл ютс группой выходов устройства, выход второго элемента И в каждом узле выделени приоритетного разр да через элемент НЕ своего узла выделени . приоритетного разр да соединен с вторым входом элемента ИЛИ своего узла выделени приоритетного разр да, выход элемента ИЛИ каждого узла выделени приоритетного разр да соединен с вторым входом первого элемента И |своего узла выделени приоритетного разр да, выход первого элемента И последнего узла выделени приоритетного разр да соединен с вторым входом элемента И.
На фиг. 1 изображена структурна схема устройства; на фиг. 2 - то же, блока формировани максимального кода; на фиг. 3 - код приоритета.
Устройство содержит группу выходов устройства 1, выход 2 запрета устройства. Каналы 3, каждый из которых содержит триггер 4, блок 5 элементов И, -регистры б и 7, группу кодовых входов. 8 устройства, элемент И 9, схему 10 сравнени , элемент НЕ 11, элемент ИЛИ 12, элемент 13 задержки , элемент ИЛИ 14, блок 15 элементов И, группу входов 16 и Ьход 17 блока формировани максимального кода , сигнальный выход 18 устройства, вход 19 конца обслуживани устройст5 ва, группу кодовых входов 20 устройства , элемент И 21, элемент НЕ 22, сумматор 23, элемент НЕ 24, блок 25 формировани максимального кода, содержащий элемент И 26, узлы 27 выде10 лени приоритетного разр да, каждый из которых содержит элемент ИЛИ 28, элемент НЕ 29, элемент И 30 и элемент И 31.
Устройство работает следующим 5 образом.
В исходном состо нии на регистры
6источников от источников информации через группы входов 8 парафазным кодом занос тс коды приоритетов
. источников информации, которые не могут быть одинаковыми, но при настройке вычислительной системы могут оперативно измен тьс , накапливающие сумматоры 23, триггеры 4 и регистры
7наход тс в нулевом состо нии, на выходах установлен нулевой код, на выходе 2 - логический ноль. В случайные моменты времени источники информации (например, ЭВМ) по мере необходимости передачи сообще.ний дру0 гим источникам информации выдают на группы входов 20 коды приоритетов сообщений, изготов 1Ънных дл выдачи. Рассмотрим работу одного из каналов 3,так как в остальных каналах работа
5 осуществл етс аналогичным образом. Код приоритета сообщени фиксируетс на накапливающем сум;иаторе 23,предназначенном дл формировани кода приорите .та информации (нескольких сообQ щений) , требующей передачи. С выхода накапливающего сумматора 23 кЪд приоритета информации поступает на информационный вход первой части блока элементов И 5 и на вход элемента ИЛИ 14, на выходе-которого по вл етс сигнал, разрешающий передачу кода с регистра 6 через блок элементов И 15 на регистр 7 через блок элементов И 5,который открыт,поскольку на выходах 1 установлен нулевой
0 код, а следовательно, на выходе
элемента ИЛИ 12 будет нулевой сигнал, который переход через элемент НЕ 24, отк.рывает блок элементов И 5. Таким образом, на регистре 7 зафиксирован
5 и с его выхода подан на схему 10 сравнени и группу входов 16 блока 25 формировани макс1 мального кода код (фиг.. 3). Старший разр д этого кода соответствует первому разр ду
0 кода приоритета информации. Поскольку коды приоритетов всех источников различны, то на группы входов 16 блоков 25 различных каналов 3 поступают отличающиес коды. Так как на входе
5 элемента НЕ 22 установлен нулевой
сигнал, то на втором входе элемента И 21 - Ч. Поскольку на входе и выходе элемента 13 задержки установлены логические нули, то на выходе элемента НЕ Избудет ноль, а на выходе его - единица, поступающа на первый вход элемента И 21. На выходе элемента И 21 таким образом установлена логическа единица. Так как на входе 17 блока 25 имеетс логическа единица, то он начинает работать (при нуле на этом входе блок 25 отключен от выходов. 1), Формирование кода на выходах 1 происходит последвательно , начина со старшего разр да . Если в старшем разр де кода приоритета на группе входов 16 присутствует логическа единица, то срабатывает соответствующий элемент .31, в результате чего на соответствующий выход выдаетс единица. Каждый из выходов 1 реализует функцию проводное ИЛИ по отношению к сигналам логических единиц. Другими словами , логическа единица,сформированна , например, элементом И 31, передаетс в линию независимо от состо ни выходов аналогичных элементов И, расположенных в других каналах 3. Таким образом, на этот выход выдают единицы те блоки 25, у которых на входе старшего разр да присутствует логическа единица. Блоки 25, у которых на входах старших разр дов присуствуют логические нули, не выдерживают конкурентной борьбы и отключаютс от магистрали, так как сигнал логической единицы от чужих блоков .инвертируетс элементом НЕ 29, на выходе элемента ИЛИ 28 формируетс логический нуль, закрывающий через элемент 30 последующие узлы 27 и элемент И 26. Если ни один из блоков 25 не получил на вход старшего разр да сигнала логической единицыf то в старшем разр де результирующего кода сформируетс логический 0. В этом случае сигнал логического нул с этой линии, пройд через элемент НЕ 29 в логической единицы проходит через элемент ИЛИ 28 и совместно с сигналом на входе 17 открыIi
вает ВХОД за.пуска следующего разр да . Таким образом, при равных услови х в старшем разр де борьба переноситс в следующий разр д и спуст врем успокоени системы (заранее известное и подсчитанное по наихудшему случаю при проектировании) на выходах 1 установитс максимальный из кодов, поступающих на группы входов 16 блоков 25 различных каналоё 3.Если коды,поступающие на группы
входов 16 блоков 25 формировани максимального кода трех различных каналов 3 имеют вид 1110,1001,0110, а на остальные каналы 3 устройства запросы не поступак)т,то на выходах 1 установитс код ШО.Этот код с йыходов 1 поступает на второй вход схемы 10 сравнени и в том канале 3, в котором на первом йходё схемы 10 сравнени установлен идентичный код, с выхода схемы 10 сравнений ПОСТУПИТ сигнал через врем задержки элемента 13 задержки, рассчитанное на врем успокоени системы, iaj как на выходе элемента ИЛИ 12 по витс сигнал , в момент по влени на одном из выходов группы вУходов,1 сигнала логической единицы. Сигнал- с- выхода элемента 13 задержки через элемент НЕ 11 закроет элемент И 21, на входе 17 блока 25 по витс ;1огический ноль и этот блок отключитс от выходов 1. На выходе элементов И 9 канала 3, выдавшего максимальный код, и на выходе 18 по витс сигнал разрешени обмена, который поступит на источник информации, а также установит триг-гер 4 в единичное состо ние, С этого момента источник информации выдает в общую шину обмена данными подготовленные сообщени , а по окончании обмена выдает к входу 19 сигнал конца передачи информации, обнул ющий сумматор 23, триггер 4 и регистр 7 кода приоритета. В дальнейшем работа устройства повтор етс . На врем выдачи информации на выходе 2 устанавливаетс с единичного выхода триггера 4 логическа единица и поэтому все блоки 25 формировани максимального кода отключены от выходов 1. Если при первой попытке зан ть общую шину сообщение оказалось не самым приоритетным и шина не предоставлена данному источнику, а во врем выдачи информации другим источником у данного источника по вились еще сообщени дл выдачи, то коды приоритетов этих сообщений суммируютр на сумматоре 23, что повышает веро тность захвата общей шины в дальнейшем. Таким образом, предлагаемое устройство позвол ет осуществл ть предоставление общей шины передачи данных на основе относительных приоритетов, так как нет прерывани начатого обслуживани . Приоритеты динамически измен ютс и отражают важность информации, требующей передачи ,
Применение предлагаемого изобретени позвол ет расширить область, применени устройства.
Claims (1)
- №54) МГОГОКАНАЛЬНОЕ УСТРОЙСТВО' ДЛЯ ПРИОРИТЕТНОГО ПОДКЛЮЧЕНИЯ ИСТОЧНИКОВ ИНФОРМАЦИИ К ОБЩЕЙ МАГИСТРАЛИ, содержащее в каждом канале элемент задержки, три элемента НЕ, два элемента И, два элемента ИЛИ и триггер, причем в каждом канале выход элемента задержки соединен с первым входом первого элемента И, выход которого является сигнальным выходом устройства, выход запрета устройства через первый элемент НЕ соединен с первым . входом второго элемента И., о т л и чающееся тем, что, с целью.расширения области применения устройства за счет обслуживания запросов с учетом приоритета источника и информации от негр, в устройство введены сумматор, два регистра, два блока элементов И, схема сравнения и блок формирования максимального кода, содержащий элемент И и группу узлов выделения приоритетного разряда', каждый из которых содержит элемент ИЛИ, элемент НЕ и два элемента И, причем в каждом канале первая· группа кодовых входов устройства соединена с группой входов .сумматора, группа выходов которого соединена с первой группой входов пер- , вого блока элементов И и с входами первого элемента ИЛИ, выход которого соединен с управляющим входом второго блока элементов.и, группа входов и выходов которого соединены соответственно с группой выходов
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833637281A SU1128257A1 (ru) | 1983-08-26 | 1983-08-26 | Многоканальное устройство дл приоритетного подключени источников информации к общей магистрали |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833637281A SU1128257A1 (ru) | 1983-08-26 | 1983-08-26 | Многоканальное устройство дл приоритетного подключени источников информации к общей магистрали |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1128257A1 true SU1128257A1 (ru) | 1984-12-07 |
Family
ID=21079928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833637281A SU1128257A1 (ru) | 1983-08-26 | 1983-08-26 | Многоканальное устройство дл приоритетного подключени источников информации к общей магистрали |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1128257A1 (ru) |
-
1983
- 1983-08-26 SU SU833637281A patent/SU1128257A1/ru active
Non-Patent Citations (1)
Title |
---|
1.Авторское свидетельство СССР P 599261, кл. G 06 F 9/46, 1978. 2.Авторское свидетельство СС.СР № 830388, кл. G 06 F 9/46, 1981 (прототип) . * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4314335A (en) | Multilevel priority arbiter | |
US3983540A (en) | Rapid bus priority resolution | |
US4488218A (en) | Dynamic priority queue occupancy scheme for access to a demand-shared bus | |
US4577273A (en) | Multiple microcomputer system for digital computers | |
KR920006858A (ko) | 직접 메모리 억세스 테이타 전송중의 버스 중재 최적화 방법 및 장치 | |
US4611275A (en) | Time sharing device for access to a main memory through to a single bus connected between a central computer and a plurality of peripheral computers | |
US5132967A (en) | Single competitor arbitration scheme for common bus | |
SU1128257A1 (ru) | Многоканальное устройство дл приоритетного подключени источников информации к общей магистрали | |
SU1624449A1 (ru) | Устройство дл подключени источников информации к общей магистрали | |
US4894769A (en) | Increased bandwith for multi-processor access of a common resource | |
EP0130471A2 (en) | Interface controller for connecting multiple asynchronous buses and data processing system including such controller | |
RU2115162C1 (ru) | Сеть для маршрутизации сообщений | |
SU1096643A1 (ru) | Устройство дл приоритетного опроса | |
SU1425670A2 (ru) | Многоканальное устройство дл приоритетного подключени источников информации к общей магистрали | |
US4387446A (en) | Stack control system | |
JPS5848130A (ja) | バスプライオリテイ制御装置 | |
SU907550A1 (ru) | Контроллер с переменным приоритетом | |
SU752344A1 (ru) | Мультипроцессорна вычислительна система | |
US5168569A (en) | Bus control system for shortening bus occupation time | |
SU474807A1 (ru) | Приоритетное устройство | |
RU2017212C1 (ru) | Блок выбора направления обмена децентрализованной вычислительной системы | |
SU493779A1 (ru) | Устройство управлени передачей информации цифровой вычислительной машины | |
SU1042021A1 (ru) | Устройство дл приоритетного подключени источников информации к магистрали | |
SU1182518A1 (ru) | Многоканальное устройство приоритета | |
SU651335A1 (ru) | Устройство дл сопр жени |