SU1275444A1 - Polyfunctional logic module of two variables with self-checking - Google Patents
Polyfunctional logic module of two variables with self-checking Download PDFInfo
- Publication number
- SU1275444A1 SU1275444A1 SU843757721A SU3757721A SU1275444A1 SU 1275444 A1 SU1275444 A1 SU 1275444A1 SU 843757721 A SU843757721 A SU 843757721A SU 3757721 A SU3757721 A SU 3757721A SU 1275444 A1 SU1275444 A1 SU 1275444A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- equivalence
- module
- input
- inputs
- output
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
Изобретение относитс к вычислительной технике и предназначено дл реализации всех логических функций . Цель изобретени - повышение достоверности за счет обнаружени неисправности произвольной кратности. Модульсодержит дес ть элементов равнозначности . Из них четыре элемента относ тс к средствам контрол . Модуль работает в двух режимах. В режиме контрол модуль становитс самопровер емым за счет осуществлени подачи сигнала с выхода модул через обратную св зь на модуль. В случае неисправности в каком-либо элементе возникает генераци . Показан также принцип построени модул дл п переменных . 2 ил., 1 табл. toThe invention relates to computing and is intended to implement all logical functions. The purpose of the invention is to increase the reliability by detecting faults of arbitrary multiplicity. The module contains ten elements of equivalence. Of these, four elements are related to controls. The module works in two modes. In the monitoring mode, the module becomes self-verifiable by performing a signal from the output of the module through feedback to the module. In the event of a malfunction in any element, generation occurs. The principle of constructing a module for n variables is also shown. 2 ill., 1 tab. to
Description
Изобретение относится к вычислительной технике и предназначено для реализации всех логических функций двух переменных.The invention relates to computer technology and is intended to implement all the logical functions of two variables.
Цель изобретения - повышение достоверности за счет обнаружения неисправности произвольной кратности. На фиг.1 показан модуль двух переменных с самоконтролем; на фиг.2 принцип построения модуля η переменных.The purpose of the invention is to increase reliability by detecting faults of arbitrary multiplicity. Figure 1 shows the module of two variables with self-control; figure 2, the construction principle of the module η variables.
Модуль содержит (фиг.1) элементы равнозначности 1-10, адресные входы 11-14, информационные входы 15 и 16 модуля, вход 17 задания первого датчика контроля модуля, вход 18 задания второго режима контроля модуля , вход 19 задания режима работы модуля, информационный выход 20 модуля .The module contains (Fig. 1) equivalence elements 1-10, address inputs 11-14, information inputs 15 and 16 of the module, input 17 of the task of the first sensor for monitoring the module, input 18 of the task of the second control mode of the module, input 19 of the setting of the operating mode of the module, information output 20 of the module.
Модуль (фиг.2) содержит элементы равнозначности 21.1-21.п, 22.122 ,п.The module (figure 2) contains the elements of equivalence 21.1-21.p, 22.122, p.
Модуль работает в двух режимах.The module works in two modes.
В рабочем режиме на информационные входы 15 и 16 поступают булевы переменные х( и х? соответственно, а на адресные входы 11-14 - сигналы адресов И(..,И4 соответственно, принадлежащие множеству (0,1), причем компоненты вектора адреса совпадают с таблицей истинности .реализуемой функции на соответствующих наборах (см.табл.). Значение f(x(, х?) снимается с выхода 20.In operating mode, information inputs 15 and 16 receive Boolean variables x ( and x ?, Respectively, and address inputs 11-14 receive address signals AND ( .., AND 4, respectively, belonging to the set (0,1), and the components of the address vector coincide with the truth table of the function being implemented on the corresponding sets (see table). The value f (x ( , x?) is removed from output 20.
На входы 17 и 18 задания первого и второго режимов контроля поступают сигналы логического нуля, а на вход 19 задания режима работы модуля сигнал логической единицы.Logic zero signals are supplied to the inputs 17 and 18 of the job of the first and second control modes, and the logic unit signal is input 19.
• На первый 17 и второй 18 управляющие входы подаются сигналы логического нуля, а на управляющий вход · 19 - сигнал логической единицы.• Logic zero signals are sent to the first 17 and second 18 control inputs, and a logic unit signal to control input · 19.
При этом элементы РАВНОЗНАЧНОСТЬ 1 и 2 работают в режиме инверторов, элементы РАВНОЗНАЧНОСТЬ 7-9 - в режиме элементов ИЛИ-HE, а на выходе элемента РАВНОЗНАЧНОСТЬ 10 постоянно присутствует сигнал логической единицы, который, поступая на вход элементов РАВНОЗНАЧНОСТЬ 3-6, переводит их в режим конъюнкторов. Таким, образом, в рабочем режиме модуль эквивалентен классическому мультиплексору и реализует любую булеву функцию двух переменных д соответствии с адресом настройки U.At the same time, the elements of SIGNIFICANCE 1 and 2 operate in inverter mode, the elements of SIGNIFICANCE 7-9 - in the mode of OR-HE elements, and at the output of the SIGNIFICANCE 10 element there is always a signal of a logical unit, which, when input to the elements of SECURITY 3-6, translates them to conjunctors mode. Thus, in the operating mode, the module is equivalent to the classical multiplexer and implements any Boolean function of two variables in accordance with the setting address U.
В режиме контроля предлагаемый модуль перестраивается в легко тестируемую схему и становится самопроверяемым.In control mode, the proposed module is rebuilt into an easily tested circuit and becomes self-checking.
'· В первом подрежиме контроля на адресные входы 11-14, на входы 17 и 18 задания режимов контроля, а также на информационные входы 15 и 16 подается сигнал логической единицы, Ю а на вход 19 задания режима работы модуля - сигнал логического нуля (см.табл.).'· In the first submode of control, the address of the control inputs, inputs 17 and 18 of the control modes, as well as the information inputs 15 and 16, are supplied with a logical unit signal, Yu, and input 19 of the module operation mode is set to a logic zero signal (see .tab.).
При исправности модуля на его выходе 20 появляется непрерывная пос15 ледовательность импульсов типа меандр с периодом ЮХ, где С - задержка на вентиль (период определяется удвоенной глубиной схемы).When the module is in good working order, at its output 20 a continuous sequence of pulses of the meander type with a period of 10–10 appears, where C is the delay to the valve (the period is determined by the doubled depth of the circuit).
Во втором подрежиме контроля на 20 вход задания первого режима контроля 17 подается сигнал логического нуля (см.табл.), а на все остальные входы модуля - сигнал логического нуля.In the second sub-mode of control, the logic zero signal (see table) is supplied to the input of the job of the first control mode 17 at signal input 20 (see table), and the logic zero signal is sent to all other inputs of the module.
25 Если модуль исправен, на его выходе 20 также появляется непрерывная последовательность импульсов с периодом 10£. 25 If the module is operational, a continuous pulse train with a period of £ 10 also appears at its output 20.
Появление любой константной не30 исправности произвольной кратности приведет к-срыву генерации импульсов.либо в двух подрежимах контроля, либо в одном из них. В режиме контроля не проверяются только две коя35- стантные неисправности: константа 1 на первом входе (17 = 1) и константа 0 на входе. (19=0). Поскольку эти входы доступны, то проверка указанных неисправностей не вызыва40 ет затруднений.The appearance of any constant malfunction of arbitrary multiplicity will lead to a failure of the generation of pulses. Either in two sub-modes of control, or in one of them. In control mode, only two constant faults are not checked: constant 1 at the first input (17 = 1) and constant 0 at the input. (19 = 0). Since these inputs are available, it is not difficult to verify these faults.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843757721A SU1275444A1 (en) | 1984-06-21 | 1984-06-21 | Polyfunctional logic module of two variables with self-checking |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843757721A SU1275444A1 (en) | 1984-06-21 | 1984-06-21 | Polyfunctional logic module of two variables with self-checking |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1275444A1 true SU1275444A1 (en) | 1986-12-07 |
Family
ID=21125567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843757721A SU1275444A1 (en) | 1984-06-21 | 1984-06-21 | Polyfunctional logic module of two variables with self-checking |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1275444A1 (en) |
-
1984
- 1984-06-21 SU SU843757721A patent/SU1275444A1/en active
Non-Patent Citations (1)
Title |
---|
Малев В.А. Структурна избыточность в логических устройствах. М.: Св зь, 1978, с. 115, рис. 2.3. Авторское свидетельство СССР № 1037255, кл. G 06 F 11/00, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1275444A1 (en) | Polyfunctional logic module of two variables with self-checking | |
SU1621199A1 (en) | Majority-redundancy device | |
SU1103373A1 (en) | Majority-redundant device | |
SU1577026A1 (en) | Device for controlling three-phase inverter | |
SU1045395A1 (en) | Polyfunctional logical module | |
SU1629963A1 (en) | D-v flip-flop | |
SU807511A1 (en) | Multichannel redundancy device | |
SU813433A1 (en) | Redundancy clock pulse generator | |
SU1238245A1 (en) | Self-checking device for checking code | |
SU1688405A1 (en) | Pulse propagation rate controlled divider | |
SU1644168A1 (en) | Self-diagnosing paraphase asynchronous device | |
SU1149265A1 (en) | Device for generating tests for making diagnosis of digital units | |
SU775732A1 (en) | Device for check test design and diagnosis of combination circuits | |
SU1649523A1 (en) | Overflow controlled counter | |
SU1501060A1 (en) | Device for checking digital integrated microcircuits | |
SU1242955A1 (en) | Controlled adder | |
SU788378A1 (en) | Device for checking "1 from n" code | |
SU1180898A1 (en) | Device for checking logical units | |
SU1136336A1 (en) | Majority-redundant device | |
SU782168A1 (en) | Binary counter | |
SU362428A1 (en) | TRIGGER DEVICE WITH COUNTABLE INPUT | |
SU1363182A1 (en) | Self-monitoring comparison circuit | |
SU1379917A1 (en) | Device for controlling a multiphase pulse regulator | |
SU1166107A1 (en) | Control unit | |
SU1548787A1 (en) | Device for checking counters |