SU1275444A1 - Polyfunctional logic module of two variables with self-checking - Google Patents

Polyfunctional logic module of two variables with self-checking Download PDF

Info

Publication number
SU1275444A1
SU1275444A1 SU843757721A SU3757721A SU1275444A1 SU 1275444 A1 SU1275444 A1 SU 1275444A1 SU 843757721 A SU843757721 A SU 843757721A SU 3757721 A SU3757721 A SU 3757721A SU 1275444 A1 SU1275444 A1 SU 1275444A1
Authority
SU
USSR - Soviet Union
Prior art keywords
equivalence
module
input
inputs
output
Prior art date
Application number
SU843757721A
Other languages
Russian (ru)
Inventor
Леонид Болеславович Авгуль
Виктор Иосифович Бенкевич
Валентин Александрович Мищенко
Владимир Сергеевич Панчиков
Original Assignee
Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны filed Critical Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны
Priority to SU843757721A priority Critical patent/SU1275444A1/en
Application granted granted Critical
Publication of SU1275444A1 publication Critical patent/SU1275444A1/en

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

Изобретение относитс  к вычислительной технике и предназначено дл  реализации всех логических функций . Цель изобретени  - повышение достоверности за счет обнаружени  неисправности произвольной кратности. Модульсодержит дес ть элементов равнозначности . Из них четыре элемента относ тс  к средствам контрол . Модуль работает в двух режимах. В режиме контрол  модуль становитс  самопровер емым за счет осуществлени  подачи сигнала с выхода модул  через обратную св зь на модуль. В случае неисправности в каком-либо элементе возникает генераци . Показан также принцип построени  модул  дл  п переменных . 2 ил., 1 табл. toThe invention relates to computing and is intended to implement all logical functions. The purpose of the invention is to increase the reliability by detecting faults of arbitrary multiplicity. The module contains ten elements of equivalence. Of these, four elements are related to controls. The module works in two modes. In the monitoring mode, the module becomes self-verifiable by performing a signal from the output of the module through feedback to the module. In the event of a malfunction in any element, generation occurs. The principle of constructing a module for n variables is also shown. 2 ill., 1 tab. to

Description

Изобретение относится к вычислительной технике и предназначено для реализации всех логических функций двух переменных.The invention relates to computer technology and is intended to implement all the logical functions of two variables.

Цель изобретения - повышение достоверности за счет обнаружения неисправности произвольной кратности. На фиг.1 показан модуль двух переменных с самоконтролем; на фиг.2 принцип построения модуля η переменных.The purpose of the invention is to increase reliability by detecting faults of arbitrary multiplicity. Figure 1 shows the module of two variables with self-control; figure 2, the construction principle of the module η variables.

Модуль содержит (фиг.1) элементы равнозначности 1-10, адресные входы 11-14, информационные входы 15 и 16 модуля, вход 17 задания первого датчика контроля модуля, вход 18 задания второго режима контроля модуля , вход 19 задания режима работы модуля, информационный выход 20 модуля .The module contains (Fig. 1) equivalence elements 1-10, address inputs 11-14, information inputs 15 and 16 of the module, input 17 of the task of the first sensor for monitoring the module, input 18 of the task of the second control mode of the module, input 19 of the setting of the operating mode of the module, information output 20 of the module.

Модуль (фиг.2) содержит элементы равнозначности 21.1-21.п, 22.122 ,п.The module (figure 2) contains the elements of equivalence 21.1-21.p, 22.122, p.

Модуль работает в двух режимах.The module works in two modes.

В рабочем режиме на информационные входы 15 и 16 поступают булевы переменные х( и х? соответственно, а на адресные входы 11-14 - сигналы адресов И(..,И4 соответственно, принадлежащие множеству (0,1), причем компоненты вектора адреса совпадают с таблицей истинности .реализуемой функции на соответствующих наборах (см.табл.). Значение f(x(, х?) снимается с выхода 20.In operating mode, information inputs 15 and 16 receive Boolean variables x ( and x ?, Respectively, and address inputs 11-14 receive address signals AND ( .., AND 4, respectively, belonging to the set (0,1), and the components of the address vector coincide with the truth table of the function being implemented on the corresponding sets (see table). The value f (x ( , x?) is removed from output 20.

На входы 17 и 18 задания первого и второго режимов контроля поступают сигналы логического нуля, а на вход 19 задания режима работы модуля сигнал логической единицы.Logic zero signals are supplied to the inputs 17 and 18 of the job of the first and second control modes, and the logic unit signal is input 19.

• На первый 17 и второй 18 управляющие входы подаются сигналы логического нуля, а на управляющий вход · 19 - сигнал логической единицы.• Logic zero signals are sent to the first 17 and second 18 control inputs, and a logic unit signal to control input · 19.

При этом элементы РАВНОЗНАЧНОСТЬ 1 и 2 работают в режиме инверторов, элементы РАВНОЗНАЧНОСТЬ 7-9 - в режиме элементов ИЛИ-HE, а на выходе элемента РАВНОЗНАЧНОСТЬ 10 постоянно присутствует сигнал логической единицы, который, поступая на вход элементов РАВНОЗНАЧНОСТЬ 3-6, переводит их в режим конъюнкторов. Таким, образом, в рабочем режиме модуль эквивалентен классическому мультиплексору и реализует любую булеву функцию двух переменных д соответствии с адресом настройки U.At the same time, the elements of SIGNIFICANCE 1 and 2 operate in inverter mode, the elements of SIGNIFICANCE 7-9 - in the mode of OR-HE elements, and at the output of the SIGNIFICANCE 10 element there is always a signal of a logical unit, which, when input to the elements of SECURITY 3-6, translates them to conjunctors mode. Thus, in the operating mode, the module is equivalent to the classical multiplexer and implements any Boolean function of two variables in accordance with the setting address U.

В режиме контроля предлагаемый модуль перестраивается в легко тестируемую схему и становится самопроверяемым.In control mode, the proposed module is rebuilt into an easily tested circuit and becomes self-checking.

'· В первом подрежиме контроля на адресные входы 11-14, на входы 17 и 18 задания режимов контроля, а также на информационные входы 15 и 16 подается сигнал логической единицы, Ю а на вход 19 задания режима работы модуля - сигнал логического нуля (см.табл.).'· In the first submode of control, the address of the control inputs, inputs 17 and 18 of the control modes, as well as the information inputs 15 and 16, are supplied with a logical unit signal, Yu, and input 19 of the module operation mode is set to a logic zero signal (see .tab.).

При исправности модуля на его выходе 20 появляется непрерывная пос15 ледовательность импульсов типа меандр с периодом ЮХ, где С - задержка на вентиль (период определяется удвоенной глубиной схемы).When the module is in good working order, at its output 20 a continuous sequence of pulses of the meander type with a period of 10–10 appears, where C is the delay to the valve (the period is determined by the doubled depth of the circuit).

Во втором подрежиме контроля на 20 вход задания первого режима контроля 17 подается сигнал логического нуля (см.табл.), а на все остальные входы модуля - сигнал логического нуля.In the second sub-mode of control, the logic zero signal (see table) is supplied to the input of the job of the first control mode 17 at signal input 20 (see table), and the logic zero signal is sent to all other inputs of the module.

25 Если модуль исправен, на его выходе 20 также появляется непрерывная последовательность импульсов с периодом 10£. 25 If the module is operational, a continuous pulse train with a period of £ 10 also appears at its output 20.

Появление любой константной не30 исправности произвольной кратности приведет к-срыву генерации импульсов.либо в двух подрежимах контроля, либо в одном из них. В режиме контроля не проверяются только две коя35- стантные неисправности: константа 1 на первом входе (17 = 1) и константа 0 на входе. (19=0). Поскольку эти входы доступны, то проверка указанных неисправностей не вызыва40 ет затруднений.The appearance of any constant malfunction of arbitrary multiplicity will lead to a failure of the generation of pulses. Either in two sub-modes of control, or in one of them. In control mode, only two constant faults are not checked: constant 1 at the first input (17 = 1) and constant 0 at the input. (19 = 0). Since these inputs are available, it is not difficult to verify these faults.

Claims (1)

Изобретение относитс  к вычислительной технике и предназначено дл  реализации всех логических функций двух переменных. Цель изобретени  - повышение достоверности за счет обнаружени  неисправности произвольной кратности. На фиг.1 показан модуль двух переменных с самоконтролем; на фиг.2 принцип построени  модул  п переменных . Модуль содержит (фигш) элементы равнозначности 1-10, адресные входы 11-14, информационные входы 15 и 16 модул , вход 17 задани  первого датчика контрол  модул , вход 18 задани  второго режима контрол  модул , вход 19 задани  режима работы модул , информационный выход 20 моДУЛЯ . Модуль (фиг.2) содержит элементы равнозначности 21.1-21.п, 22.122 .п. Модуль работает в двух режимах, В рабочем режиме на информационные входы 15 и 16 поступают булевы переменные х и х соответствен но, а на адресные входы 11-14 - сиг налы адресов И(...И соответственно , принадлежащие множеству (0,1), причем компоненты вектора адреса совпадают с таблицей истинности .реа лизуемой функции на соответствующих наборах (см.табл.). Значение f(x , X ) снимаетс  с выхода 20. На входы 17 и 18 задани  первого и второго режимов контрол  поступаю сигналы логического нул , а на вход 19 задани  режима работы модул  сигнал логической единицы. На первый 17 и второй 18 управл  щие входы подаютс  сигналы логического нул , а на управл ющий вход 19 - сигнал логической единицы. При этом элементы РАВНОЗНАЧНОСТЬ 1 и 2 работают в режиме инверторов, элементы РАВНОЗНАЧНОСТЬ 7-9 - в режиме элементов ИЛИ-НЕ, а на выходе элемента РАВНОЗНАЧНОСТЬ 10 посто нно присутствует сигнал логической единицы, который, поступа  на вход элементов РАВНОЗНАЧНОСТЬ 3-6, перев дит их в режим конъюнкторов. Таким образом, в рабочем режиме модуль эквивалентен классическому мультиплексору и реализует любую булеву функцию двух переменных в соответст вии с адресом настройки U. В режиме контрол  предлагаемый модуль перестраиваетс  в легко тестируемую схему и становитс  самопровер емым . В первом подрежиме контрол  на адресные входы 11-14, на входы 17 и 18 задани  режимов контрол , а также на информационные входы 15 и 16 подаетс  сигнал логической единицы, а на вход 19 задани  режима работы модул  - сигнал логического нул  (см.табл.). При исправности модул  на его выходе 20 по вл етс  непрерывна  последовательность импульсов типа меандр с периодом lot, где - задержка на вентиль (период определ етс  удвоенной глубиной схемы). Во втором подрежиме контрол  на вход задани  первого режима контрол  17 подаетс  сигнал логического нул  (см.табл.), а на все остальные входы модул  - сигнал логического нул , Если модуль исправен, на его выходе 20 также по вл етс  непрерывна  последовательность импульсов с периодом 10. По вление любой константной неисправности произвольной кратности приведет к-срыву генерации импульсов ..тшбо в двух подрежимах контрол , либо в одном из них. В режиме контрол  не провер ютс  только две константные неисправности: константа 1 на первом входе () и константа О на входе (). Поскольку эти входы доступны, то проверка указанных неисправностей не вызывабт затруднений. Формула изобретени  Многофункциональный логический модуль двух переменных с самоконтролем , содержащий дес ть элементов равнозначности, причем первый и второй информационные входы модул  соединены с первым и вторым входами первого и второго элементов равнозначности соответственно, выход первого элемента равнозначности соединен с первыми входами третьего и четвертого элементов равнозначности, выход второго элемента равнозначности соединен с вторым входом четвертого элемента равнозначности, выход которого соединен с первым входомThe invention relates to computing and is intended to implement all the logical functions of two variables. The purpose of the invention is to increase the reliability by detecting faults of arbitrary multiplicity. Figure 1 shows the module of two variables with self-control; in FIG. 2, the construction principle of a module of n variables. The module contains (figsh) elements of equivalence 1-10, address inputs 11-14, information inputs 15 and 16 of the module, input 17 for setting the first sensor for monitoring the module, input 18 for setting the second control mode for the module, input 19 for setting the operating mode for the module, information output 20 MODULE. The module (figure 2) contains elements of equivalence 21.1-21.p, 22.122 .p. The module operates in two modes. In operating mode, information inputs 15 and 16 receive Boolean variables x and x, respectively, and address inputs 11-14 are address signals AND (... And respectively, belonging to the set (0.1) The components of the address vector coincide with the truth table of the function being implemented on the corresponding sets (see table). The value of f (x, X) is removed from output 20. The inputs 17 and 18 of the first and second control modes receive signals of logical zero , and the input 19 of the module mode setting is a signal of a logical unit. and the first 17 and second 18 control inputs are given logical-zero signals, and the control input 19 is a logical unit signal. At the same time, EQUIPMENT 1 and 2 work in inverter mode, and EQUALITY 7-9 elements in OR mode; and at the output of the EQUALITY element 10 a signal of a logical unit is constantly present, which, being input to the elements of the EQUITY 3-6, translates them into the conjuncture mode. Thus, in the operating mode, the module is equivalent to the classical multiplexer and implements any Boolean function of two variables in accordance with the tuning address U. In the control mode, the proposed module is rearranged into an easily tested circuit and becomes self-verifiable. In the first submode of control, the address inputs 11-14, the inputs 17 and 18 of the control modes, as well as the information inputs 15 and 16 are given a signal of the logical unit, and the input 19 of the module's mode of operation is given a logic zero signal (see tab. ). When the module is operational, at its output 20, a continuous sequence of square-wave type pulses appears with a period lot, where is the delay per valve (the period is determined by twice the depth of the circuit). In the second submode of control, the input of setting the first mode of control 17 is given a logical zero signal (see tab.), And all other inputs of the module are given a logical zero signal. If the module is in good condition, a continuous sequence of pulses appears on its output 20 10. The occurrence of any constant fault of an arbitrary multiplicity will result in a breakdown of the generation of pulses in the two control modes, or in one of them. In the control mode, only two constant faults are not checked: constant 1 at the first input () and constant O at the input (). Since these inputs are available, the verification of these faults is not difficult. The invention Multifunctional logic module of two variables with self-control, containing ten elements of equivalence, the first and second information inputs of the module connected to the first and second inputs of the first and second elements of equivalence, respectively, the output of the first element of equivalence connected to the first inputs of the third and fourth elements of equivalence, the output of the second element of equivalence is connected to the second input of the fourth element of equivalence, the output of which is connected to the first input house 33 п того элемента равнозначности, о тличающийс  тем, что, с целью повьпвени  достоверности за счет обнаружени  неисправности произвольной кратности, первые входы шестого и седьмого элементов равнозначности соединены с первым информационным входом модул , второй вхо третьего элемента равнозначности соединен с выходом первого элемента равнозначности и вторым входом шестого элемента равнозначности, второй вход седьмого элемента равнозначности соединен с выходом второго элемента равнозначности, третьи входы третьего, четвертого, шестого и седьмого элементов равнозначности образуют группу адресных входов модул , выходы третьего, шестого и седьмого элементов равнозначности соединены с вторым, третьим и четве тым входами п того элемента равнозначности , п тый вход которого объединен с первыми входами восьмого и дев того элементов равнозначностиThe fifth equivalence element, which is characterized by the fact that, in order to verify the reliability by detecting a fault of arbitrary multiplicity, the first inputs of the sixth and seventh equivalence elements are connected to the first information input of the module, the second input of the third equivalence element is connected to the output of the first equivalence element and the second input the sixth element of equivalence, the second input of the seventh element of equivalence is connected to the output of the second element of equivalence, the third input of the third, fourth, sixth of the same and seventh elements of equivalence form a group of address inputs of the module, the outputs of the third, sixth and seventh elements of equivalence are connected to the second, third and fourth inputs of the fifth element of equivalence, the fifth input of which is combined with the first inputs of the eighth and ninth elements of equivalence 754444754444 и подключен к шине нулевого потенциала модул , выход дев того элемента равнозначности соединен с четвертыми входами третьего, четверто5 го, шестого и седьмого элементов равнозначности, выход п того элемента равнозначности соединен с первым входом дес того элемента равнозначности , выход которого соединен сand connected to the zero potential bus of the module, the output of the ninth element of equivalence is connected to the fourth inputs of the third, fourth, sixth and seventh elements of equivalence, the output of the fifth element of equivalence is connected to the first input of the tenth element of equivalence, the output of which is connected to 10 вторым входом восьмого элемента равнозначности и  вл етс  информационным выходом модул , выход восьмого элемента равнозначности соединен с вторым входом дев того эле15 мента равнозначности, третий вход восьмого элемента равнозначности  вл етс  входом задани  режима модул , вторые входы первого и второго элементов равнозначности10 is the second input of the eighth element of equivalence and is the information output of the module, the output of the eighth element of equivalence is connected to the second input of the ninth element of equivalence, the third input of the eighth element of equivalence is the input of the modulus mode, the second inputs of the first and second elements of equivalence 0 образуют вход задани  первого режима контрол  модул , второй вход дес того элемента равнозначности  вл етс  входом задани  второго режима контрол  моду5 л .0 form the input of the setting of the first monitoring mode of the module, the second input of the tenth element of equivalence is the input of the setting of the second monitoring mode mod5 l. абочий 0000 0001 0010 0011 0100 0101 0110 0111 0000001 0010 0011 0100 0101 0110 0111 X, Х 1000 1001 1010 1011X, X 1000 1001 1010 1011 FO оFo o - X,  - X, г X,- гg x, g F, X,F, X, F, х,.х F, x, .x F Y F y F, X, ,XF, X, X о о 1about about 1 Fy X.vX,Fy X.vX, 8 ХгХг8 HgHg ч X, , Хh x, x F,o F, o - X,V Х - X, V X Продолжение таблицыTable continuation
SU843757721A 1984-06-21 1984-06-21 Polyfunctional logic module of two variables with self-checking SU1275444A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843757721A SU1275444A1 (en) 1984-06-21 1984-06-21 Polyfunctional logic module of two variables with self-checking

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843757721A SU1275444A1 (en) 1984-06-21 1984-06-21 Polyfunctional logic module of two variables with self-checking

Publications (1)

Publication Number Publication Date
SU1275444A1 true SU1275444A1 (en) 1986-12-07

Family

ID=21125567

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843757721A SU1275444A1 (en) 1984-06-21 1984-06-21 Polyfunctional logic module of two variables with self-checking

Country Status (1)

Country Link
SU (1) SU1275444A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Малев В.А. Структурна избыточность в логических устройствах. М.: Св зь, 1978, с. 115, рис. 2.3. Авторское свидетельство СССР № 1037255, кл. G 06 F 11/00, 1981. *

Similar Documents

Publication Publication Date Title
SU1275444A1 (en) Polyfunctional logic module of two variables with self-checking
SU1621199A1 (en) Majority-redundancy device
SU1103373A1 (en) Majority-redundant device
SU1577026A1 (en) Device for controlling three-phase inverter
SU1045395A1 (en) Polyfunctional logical module
SU1629963A1 (en) D-v flip-flop
SU807511A1 (en) Multichannel redundancy device
SU813433A1 (en) Redundancy clock pulse generator
SU1238245A1 (en) Self-checking device for checking code
SU1688405A1 (en) Pulse propagation rate controlled divider
SU1644168A1 (en) Self-diagnosing paraphase asynchronous device
SU1149265A1 (en) Device for generating tests for making diagnosis of digital units
SU775732A1 (en) Device for check test design and diagnosis of combination circuits
SU1649523A1 (en) Overflow controlled counter
SU1501060A1 (en) Device for checking digital integrated microcircuits
SU1242955A1 (en) Controlled adder
SU788378A1 (en) Device for checking "1 from n" code
SU1180898A1 (en) Device for checking logical units
SU1136336A1 (en) Majority-redundant device
SU782168A1 (en) Binary counter
SU362428A1 (en) TRIGGER DEVICE WITH COUNTABLE INPUT
SU1363182A1 (en) Self-monitoring comparison circuit
SU1379917A1 (en) Device for controlling a multiphase pulse regulator
SU1166107A1 (en) Control unit
SU1548787A1 (en) Device for checking counters