SU1275432A1 - Multiplying device - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано дл  построени  быстродействующих арифметических устройств, работакицих, например, в позиционно-остаточной системе счислени . Цель изобретени  - повышение быстродействи . Устройство содержит регистр множител , регистр множимого , группу умиожителей, коммутатор и накапливак ций сумматор и соответствующие св зи. 1 з.п. ф-лы, 1 ил.The invention relates to the field of computer technology and can be used to build high-speed arithmetic devices, such as in a position-residual number system. The purpose of the invention is to increase speed. The device contains a multiplier register, a multiplier register, a group of adjectives, a switchboard and accumulations of an adder and corresponding connections. 1 hp f-ly, 1 ill.

Description

to сдto cd

4four

09 Ю09 S

I iI i

Изобретение относитс  к вычислительной технике и может быть использовано дл  построени  быстродействующих арифметических устройств работающих , например, в позиционноостаточной системе сч:ислени  (ПОС).The invention relates to computing and can be used to build high-speed arithmetic devices operating, for example, in a position-sustained mediocre system: POS.

Цель изобретени  - повьшение быстродействи .The purpose of the invention is to increase the speed.

На чертеже представлена схема устройства дл  умножени .The drawing shows a multiplication circuit.

Устройство содержит регистр 1 множител , регистр 2 множимого, умножители 3, коммутатор 4, накапливающий сумматор 5. Регистр 1 содержит разр ды 6, Регистр 2 содержит разр ды 7. Накапливающий сумматор 5 содержит комбинационный сумматор 8 и регистр 9. Сумматор 8 имеет разр ды 10, Регистр 9 имеет разр ды 11. Устройство имеет тактовые входы 12-16, а также вход 17 обнулени , входы 18 и 19 множимого и множител , выходы 20 и 21 результата.The device contains a multiplier register 1, a multiplier register 2, multipliers 3, switch 4, accumulating adder 5. Register 1 contains bits 6, Register 2 contains bits 7. Accumulating adder 5 contains combinational adder 8 and register 9. Totalizer 8 has bits 10, Register 9 has bits 11. The device has clock inputs 12-16, as well as zero reset input 17, multiplier and multiplier inputs 18 and 19, and output 20 and 21 of the result.

Работа устройства начинаетс  по управл ющему сигналу,, подаваемому по входу 17 и сбрасьшающему регистр 9 в нуль. Затем операнды А и В по входам 19 занос тс  в регистры 2 и 1. На входы умножителей 3 подаютс  разр ды множимого А и один (младший) разр д множител  В. Каждый умножитель 3 формирует произведение в виде двух цифр: старшего разр да и младшего разр да. Поскольку сначала формируютс  младшие разр ды произведени , то они управл ющим сигналом по входу 13 передаютс  через коммутатор 4 на входы соответствующих разр дов сумматора 8, на вторых входах которых пока нули. Образовавша с  в сум маторе 8 частична  сумма управл ющим сигналом, подаваемым по входу 16, заноситс  в старшие разр ды сдвигового регистра 9, После этого управл ющий сигнал с входа 13 снимаетс  и подаетс  по входу 15, который сдвигает содержимое 8 регистра на один разр д вправо, The operation of the device begins at the control signal, supplied at input 17 and reset register 9 to zero. Then, the operands A and B at inputs 19 are entered into registers 2 and 1. The inputs of multipliers 3 are supplied with multiples A and one (younger) bit of multiplier B. Each multiplier 3 forms a product in the form of two digits: high order and low bit Since the low-order product bits are first formed, they are transmitted via the control signal through the input 13 through the switch 4 to the inputs of the corresponding bits of the adder 8, the second inputs of which are zero. Formed in sum 8, the partial sum of the control signal supplied at input 16 is entered into the upper bits of the shift register 9. After that, the control signal from input 13 is removed and fed at input 15, which shifts the contents of register 8 by one bit to the right

К этому моменту времени на умножит .ел х 3 сформируютс  старшие разр ды произведени , которые управл ющим сигналом по входу 14 передаютс  через коммутатор 4- на входы соответст взпощих разр дов 10 сумматора 8, на другие входы которых поступает содержимое старших разр дов регистра 9. Образовавша с  сумма управл ющим сигналом по входу 16 записываетс  вBy this point in time, the high multiples of the product will be multiplied by the number of x 3, which by the control signal at input 14 are transmitted through the switch 4 to the inputs of the corresponding bits 10 of the adder 8, to the other inputs of which the contents of the high register bits 9 arrive. Formed with the sum of the control signal at input 16 is recorded in

754322754322

старшие,разр ды регистра 9. Затем управл ющим сигналом по входу 12 содержимое регистра 1 сдвигаетс -вправо на один разр д. На этом заканчивает5 с  цикл умножени  множимого на один S-ичный разр д множител .higher bits of register 9. Then the control signal at input 12 of register 1 is shifted to the right by one bit. This completes the 5-second cycle of multiplying the multiplicand by one S-ary bit of the multiplier.

Изложенный процесс повтор етс  m раз до умножени  множимого на все разр ды множител , В результате на to регистре 9 образуетс  произведение, имеющее в общем случае двойную разр дность ,The process outlined is repeated m times before multiplying the multiplicand by all multipliers of the multiplier. As a result, the to register 9 is formed into a product having, in general, a double digit,

Claims (2)

Формула изобретени Invention Formula 1, Устройство дл  умножени , содержащее регистры множимого и множител , накапливаюшзнй сумматор, (---) 21, A multiplier containing the multiplicand and multiplier registers accumulating the adder, (---) 2 умножителей (п - разр дность множимого ) и коммутатор, причем выходы накапливающего сумматора  вл ютс  выходами результата устройства, входthe multipliers (n is the multiplier of the multiplicand) and the switch, the outputs of the accumulating adder being the outputs of the device, the input управлени  сдвигом регистра множител  соединен с первым тактовым входом устройства, вход.управлени  сдвигом накапливающего сумматора соединен с вторым тактовым входом устройства,controlling the shift of the register of the multiplier is connected to the first clock input of the device, the shift control input of the accumulating adder is connected to the second clock input of the device, выход первого разр да регистра множител  соединен с первыми входами умно/п+К жителей с первого по (---)-и, о т л .и чающеес  тем, что, с целью повьш1ени  быстродействи « в неп+1 го введены п - --- умножителей,the output of the first digit of the register multiplier is connected to the first inputs of the cleverly / n + K inhabitants from the first to (---) - and, about the tl., and the fact that, in order to increase the speed "in nep + 1 of the first --- multipliers, причем первые входы умножителей сwith the first inputs of multipliers with ,,пн-1 ,.,, mon-1,. .2 )гo по п-й соединены с выходом первого разр да регистра множител  , выходы разр дов регистра множимого соединены с вторыми входами соответствующих умножителей, выходы младших разр дов умножителей соединеш 1 с информационными входами первой ГРЗШПЫ коммутатора, информационные.2) go to p-y connected to the output of the first bit of the multiplier register, the bits of the register of the multiplicand are connected to the second inputs of the corresponding multipliers, the outputs of the lower bits of the multipliers connect 1 to the information inputs of the first switchboard switchboard, information входы второй группы которого соединены с выходами старших разр дов умножителей , управл ющие входы коммутатора соединены соответственно с третьим и четвертым тактовыми входами устройства, выходы.второго коммутатора соединены с входами накапливающего сумматора, вход управлени  записью накопленного произведени the inputs of the second group of which are connected to the outputs of the higher bits of the multipliers, the control inputs of the switch are connected respectively to the third and fourth clock inputs of the device, the outputs of the second switch are connected to the inputs of the accumulating adder, the control input of the accumulated product накапливающего сумматора соединен с п тым тактовым входом устройства.accumulating adder connected to the fifth clock input device. 2. Устройство по П.1, отличающеес  тем, что накапливающий сумматор содержит комбинационный сумматор и регистр, причем выходы разр дов регистра  вл ютс  выходами разр дов накапливающего сумматора, выходы суммы разр дов кобинационного сумматора с первого по п-й и выход переноса п-го разр да комбинационного сумматора соединены с информационными входами разр дов регистра с (п+1)-го по (2п+1)-й соответственно , первые входы разр дов комбинационного сумматора соединены с соответствующими информационными входами на11 апливающего сумматора, вторые входа разр дов комбинационного сумматора соединены с соответствующими выходами разр дов регистра с (п+1)-го по 2п-й, вход управлени  сдвигом регистра соединен с входом управлени  сдвигом накапливающего сумматора, вход управлени  записью регистра соединен с входом управлени  записью накопленного произведени  накапливающего сумматора.2. A device according to claim 1, characterized in that the accumulating adder contains a combinable adder and a register, the outputs of the register bits being the outputs of the accumulating bits of the accumulator, the outputs of the sum of the bits of the combination combinator from the first to the nth and the transfer output n of the bit of the combinational adder are connected to the information inputs of the bits of the register from (n + 1) -th to (2n + 1) -th, respectively, the first inputs of the bits of the combinational adder are connected to the corresponding information inputs of the 11th adder, second The inputs of the bits of the combinational adder are connected to the corresponding outputs of the bits of the register (n + 1) -th to 2nth, the input of the register shift control is connected to the input of the shift control of the accumulating adder, the input of the register write control is connected to the input of the control of the accumulated product accumulator adder.